一种比较器及模数转换器

    公开(公告)号:CN111884656A

    公开(公告)日:2020-11-03

    申请号:CN202010788486.5

    申请日:2020-08-07

    Abstract: 本发明提供了一种比较器及模数转换器,该比较器包括输入单元、负载单元、控制开关和调整单元,其中,输入单元的输入端接第一输入信号和第二输入信号,负载单元接输入单元,通过调整负载单元的增益调整对管的栅压来调整比较器的增益,调整单元接输入单元,根据控制开关的使能状态调整增益调整对管的栅压;本发明还提供了一种模数转换器,该比较器在失调消除状态下,增益较小,使得比较器的失调电压放大倍数小,在信号放大状态下,增益较大,使得比较器的输入差模信号放大倍数大,消除了比较器失调电压对比较器比较结果的影响,提升比较器速度,减小版图面积,明显消除了比较器的失调电压。

    一种比较器及模数转换器

    公开(公告)号:CN111884656B

    公开(公告)日:2022-07-05

    申请号:CN202010788486.5

    申请日:2020-08-07

    Abstract: 本发明提供了一种比较器及模数转换器,该比较器包括输入单元、负载单元、控制开关和调整单元,其中,输入单元的输入端接第一输入信号和第二输入信号,负载单元接输入单元,通过调整负载单元的增益调整对管的栅压来调整比较器的增益,调整单元接输入单元,根据控制开关的使能状态调整增益调整对管的栅压;本发明还提供了一种模数转换器,该比较器在失调消除状态下,增益较小,使得比较器的失调电压放大倍数小,在信号放大状态下,增益较大,使得比较器的输入差模信号放大倍数大,消除了比较器失调电压对比较器比较结果的影响,提升比较器速度,减小版图面积,明显消除了比较器的失调电压。

    一种基于负载调整结构的低噪声比较器

    公开(公告)号:CN110034763B

    公开(公告)日:2022-06-03

    申请号:CN201910294772.3

    申请日:2019-04-12

    Abstract: 本发明属于模拟或数模混合集成电路技术领域,涉及一种基于负载调整结构的低噪声比较器。包括预放大级以及锁存器;在预放大级的输出端Dip/Din均设置有负载电容调整结构;所述负载电容调整结构包括与非门NAND和开关K,以及电容C;开关K的一端和预放大级的输出Dip/Din相连,开关K的另一端和电容C的一端相连,电容C的另一端接地,输出Dip/Din作为与非门NAND的输入端。当比较器处于噪声敏感区域时,开关K导通,使得电容C接入预放大级输出端,从而降低预放大级带宽并抑制了噪声。当比较器处于噪声不敏感区域或者复位阶段时,开关K关断,使得电容C和预放大级的输出端断开,从而提高了比较器的速度。

    动态比较器及电子设备
    7.
    发明公开

    公开(公告)号:CN109861672A

    公开(公告)日:2019-06-07

    申请号:CN201910117896.4

    申请日:2019-02-15

    Abstract: 本发明提供一种动态比较器,包括:时钟信号模块,用于产生第一时钟信号、第二时钟信号与第三时钟信号;正反馈通道,分别连接预放大器与正反馈锁存器,当第三时钟信号为低电平时,提升连接在预放大器与正反馈锁存器之间的两个节点电压Tp和Tn之间的电压差;当第一、二时钟信号为低电平时,节点电压Tp和Tn被上拉到电源电压进入到复位状态而输出高电平,经反相处理得到为低电平Ip和In反馈控制预放大器;当第一时钟信号为高电平时,第二时钟信号仍为低电平,预放大器处于工作状态放大输入信号输出有电压差的节点电压Tp和Tn,当第二时钟信号变为高电平时,节点电压Tp和Tn之间的电压差使得正反馈锁存器进入锁存状态,完成比较工作输出电压信号Dp和Dn。

    一种电压转电流电路及装置

    公开(公告)号:CN107463201A

    公开(公告)日:2017-12-12

    申请号:CN201710652628.3

    申请日:2017-08-02

    CPC classification number: G05F3/26

    Abstract: 本发明提供一种电压转电流电路,包括:第一放大器,用于接收差分电压信号的正相电压信号;第二放大器,其与所述第一放大器相连构成第一反馈环路,将所述正相电压信号转换为第一电流信号;第三放大器,用于接收差分电压信号的负相电压信号;第四放大器,其与所述第三放大器相连构成第二反馈环路,将所述负相电压信号转换为第二电流信号;第一电流镜,用于按比例复制所述第一电流信号,输出正相电流;第二电流镜,用于按比例复制所述第二电流信号,输出负相电流;其中,所述正相电流与负相电流合成差分电流。采用共源共栅放大器与共源放大器构成反馈回路,两个反馈回路使用相同电流源,使得输出的电流稳定于一恒定值,提高了线性度与精度。

    高速16位A/D转换器模块电路

    公开(公告)号:CN101252358B

    公开(公告)日:2010-10-06

    申请号:CN200810069533.X

    申请日:2008-04-02

    Abstract: 本发明涉及一种高速16位A/D转换器模块电路,它包括模拟输入单元、时钟控制单元、由四个14位A/D转换器组成的A/D转换单元、数字校准单元。本发明采用了多片并行采样的技术原理,四个单片高速14位A/D转换器对同一模拟信号进行采集,时钟控制单元电路控制和驱动整个系统时钟,数字校准单元对四个单片高速14位A/D转换器的转换结果进行数字误差与校正处理,以高速低位的A/D转换器实现了同时满足速度和精度的高速高位A/D转换器。它适用于雷达、通讯等数据采集系统领域。

Patent Agency Ranking