公开(公告)号：CN117973283A

公开(公告)日：2024-05-03

申请号：CN202311567762.5

申请日：2023-11-23

Applicant: 东南大学 ,  南京集成电路设计自动化技术创新中心

Inventor： 曹鹏 ,  张涛 ,  徐卫星

IPC: G06F30/3315 ,  G06F117/12

Abstract: 本发明公开了一种亚阈值区组合逻辑单元统计延时建模方法，仿真不同输入转换时间的延时波动标准差，同时通过对快输入、慢输入不同情形的单元统计延时模型求解不同输入转换时间的延时波动标准差，得到二者的归一化误差进而划定输入过渡区边界。通过快输入、慢输入不同情形的单元统计延时模型获得输入过渡区两边界的延时波动标准差，最终获得输入过渡区的延时统计模型。本发明提供的一种亚阈值区组合逻辑单元统计延时建模方法仿真开销低，预测精度高，对于数字集成电路的静态时序分析时序签核具有重要意义。

公开(公告)号：CN117454815A

公开(公告)日：2024-01-26

申请号：CN202311524478.X

申请日：2023-11-16

Applicant: 东南大学

Inventor： 曹鹏 ,  张涛 ,  徐卫星

IPC: G06F30/3315 ,  G06F30/367 ,  G06F30/327

Abstract: 本发明公开了一种亚阈值单元延时模型构建方法，输入分为快输入和慢输入两种，亚阈值慢输入下晶体管短路电流不可忽略，根据所提出的边界公式计算出输入转换时间的分类边界τb，确定出慢输入转换时间的范围。根据仿真出的延时对考虑短路电流的标称延时关系进行拟合，得到任意驱动强度和输出负载电容的考虑短路电流的标称延时模型。根据仿真出的单元延时标准差对考虑短路电流的统计延时关系进行拟合，最终得到任意驱动强度和输出负载电容的考虑短路电流的统计延时模型。本发明扩大了输入转换时间适用范围，适用于单元不同驱动强度及输出负载电容，具有仿真开销低，模型精度较高的优点，对于数字集成电路的静态时序分析时序签核具有重要意义。