公开(公告)号：CN116707546A

公开(公告)日：2023-09-05

申请号：CN202310744688.3

申请日：2023-06-21

Applicant: 东南大学

Inventor： 王霄峻 ,  汤飞 ,  贾志宇 ,  戚子越 ,  谢业凡 ,  芮正翔 ,  牛泽原 ,  张凯淇

IPC: H03M13/11 ,  H03M13/00

Abstract: 本发明揭示了一种准循环LDPC码的译码硬件实现方法，包括：根据接收码字的软消息矩阵L和LDPC码校验矩阵H，初始化消息更新矩阵M；软消息为对数似然比且由解调模块按照第一固定结构存储；H由基矩阵B和替换阵S确定；从M中通过循环寻址的方式读取待更新软消息；对M进行水平更新；对M进行垂直更新，并进行译码判决，将译码判决结果写入输出存储器；输出存储器按照第二固定结构存储所述译码判决结果；继续迭代至迭代次数达到最大迭代次数。本发明通过优化计算译码软消息的硬件实现，能使得译码消耗的时钟数为大为减少。通过调整译码流程，把缓存译码软消息的空间同时用作保存输出比特，能节约缓存输出比特的空间,降低时延，提高系统吞吐量。