公开(公告)号：CN116827381A

公开(公告)日：2023-09-29

申请号：CN202311029240.X

申请日：2023-08-16

Applicant: 东南大学

Inventor： 王霄峻 ,  张凯淇 ,  芮正翔 ,  蔡正新 ,  程科 ,  许杰瑞 ,  牛泽原 ,  张萌

IPC: H04B1/715 ,  H04B1/7156

Abstract: 本发明公开了一种适用于无线自组网的抗干扰跳频同步方法及其实现装置，属于通信技术领域。方法包括5个步骤为：步骤S1:对所有信道进行评估，划分为可用信道和不可用信道。步骤S2:按TOD和未受干扰的信道更新默认同步信道表，生成当前同步信道表。步骤S3:按照当前同步信道表生成同步跳频图案并应用。步骤S4：接收机搜索同步跳，解调调频同步信息。若出现漏检或虚检则回到步骤S102，检测成功则进入步骤S5。步骤S5：跟跳验证。若出现漏检或虚检则回到步骤S1，验证成功则跳频同步流程结束。本发明建立非固定同步频点、感知干扰频点和回避干扰频点相结合的综合机制，能有效提高接收机执行跳频同步流程的抗干扰能力。

公开(公告)号：CN116707546A

公开(公告)日：2023-09-05

申请号：CN202310744688.3

申请日：2023-06-21

Applicant: 东南大学

Inventor： 王霄峻 ,  汤飞 ,  贾志宇 ,  戚子越 ,  谢业凡 ,  芮正翔 ,  牛泽原 ,  张凯淇

IPC: H03M13/11 ,  H03M13/00

Abstract: 本发明揭示了一种准循环LDPC码的译码硬件实现方法，包括：根据接收码字的软消息矩阵L和LDPC码校验矩阵H，初始化消息更新矩阵M；软消息为对数似然比且由解调模块按照第一固定结构存储；H由基矩阵B和替换阵S确定；从M中通过循环寻址的方式读取待更新软消息；对M进行水平更新；对M进行垂直更新，并进行译码判决，将译码判决结果写入输出存储器；输出存储器按照第二固定结构存储所述译码判决结果；继续迭代至迭代次数达到最大迭代次数。本发明通过优化计算译码软消息的硬件实现，能使得译码消耗的时钟数为大为减少。通过调整译码流程，把缓存译码软消息的空间同时用作保存输出比特，能节约缓存输出比特的空间,降低时延，提高系统吞吐量。