公开(公告)号：CN106941350B

公开(公告)日：2020-04-14

申请号：CN201710152828.2

申请日：2017-03-15

Applicant: 东南大学

Inventor： 裴文江 ,  张一丹 ,  王开 ,  夏亦犁

IPC: H03K19/21 ,  G06F30/30

Abstract: 本发明公开了一种基于忆组器的异或门电路及设计制作方法，解决了现有的基于忆阻器的辅助逻辑MACIG门集合不完整的问题，本发明提供了一种新型的基于忆阻器的异或门的设计方法。本发明的异或门是基于MAGIC的或门基础上进行改进的。通过在或门电路的输出忆阻器两端并联一个忆阻器，改进后的门电路可以获得正确的异或门逻辑操作结果。异或门选用的电路元件少，只需要4个忆阻器。其激励电压序列简单，只需要一个稳定不变的外加激励源。而且，异或门的耗能低，只需要加入短时间的电压即可实现异或门的逻辑操作。此外，异或门的电路结构简单，尺寸小。

公开(公告)号：CN106941350A

公开(公告)日：2017-07-11

申请号：CN201710152828.2

申请日：2017-03-15

Applicant: 东南大学

Inventor： 裴文江 ,  张一丹 ,  王开 ,  夏亦犁

IPC: H03K19/21 ,  G06F17/50

Abstract: 本发明公开了一种基于忆组器的异或门电路及设计制作方法，解决了现有的基于忆阻器的辅助逻辑MACIG门集合不完整的问题，本发明提供了一种新型的基于忆阻器的异或门的设计方法。本发明的异或门是基于MAGIC的或门基础上进行改进的。通过在或门电路的输出忆阻器两端并联一个忆阻器，改进后的门电路可以获得正确的异或门逻辑操作结果。异或门选用的电路元件少，只需要4个忆阻器。其激励电压序列简单，只需要一个稳定不变的外加激励源。而且，异或门的耗能低，只需要加入短时间的电压即可实现异或门的逻辑操作。此外，异或门的电路结构简单，尺寸小。