一种指令执行方法及装置
    1.
    发明公开

    公开(公告)号:CN117112029A

    公开(公告)日:2023-11-24

    申请号:CN202311378936.3

    申请日:2023-10-24

    发明人: 苏运强 张荣

    IPC分类号: G06F9/30

    摘要: 本发明实施例提供一种指令执行方法及装置,包括:CPU在用户态执行指令的过程中,若确定当前指令为非法指令,则切换至内核态;CPU在内核态下将非法指令发送至协处理器;协处理器对非法指令进行模拟运行,得到模拟结果;CPU在内核态下获取模拟结果后,切换至用户态下继续执行后续指令。使用协处理器对非法指令进行模拟的效率会高于使用CPU对非法指令进行模拟的效率。通过内核和协处理器协同模拟,内核负责把需要模拟的指令取出来,然后协处理器来模拟指令,从而提高指令转译/指令模拟的效率。

    一种电子设备及任务处理方法

    公开(公告)号:CN117171075B

    公开(公告)日:2024-02-06

    申请号:CN202311405894.8

    申请日:2023-10-27

    发明人: 苏运强 张荣

    IPC分类号: G06F13/28 G06F15/163

    摘要: 本发明实施例提供一种电子设备及任务处理方法,包括:处理器CPU、协处理器子系统、存储器直接访问控制器DMAC和存储器;协处理器子系统包括协处理器管理单元CPMU、子总线和与子总线直连的协处理器CP;CPU用于将待处理任务存储至存储器,并向CPMU发送用于指示处理待处理任务的任务处理请求;协处理器子系统用于通过DMAC经总线从存储器读取待处理任务;CPMU用于通过控制至少一个CP在协处理器子系统内处理待处理任务,协处理器子系统,用于通过DMAC经总线将待处理任务的处理结果写入存储器;CPMU用于向CPU发送任务完成响应;CPU用于根据任务完成响应,从存储器获取处理结果。

    一种数据操作位宽的扩展方法及装置

    公开(公告)号:CN116204232A

    公开(公告)日:2023-06-02

    申请号:CN202211739806.3

    申请日:2022-12-30

    IPC分类号: G06F9/308 G06F9/38

    摘要: 本申请实施例提供了一种数据操作位宽的扩展方法及装置,涉及计算机技术领域,包括:读取矢量宽度控制寄存器中的可变矢量信息,基于可变矢量信息确定扩展后的最大数据操作位宽。若待处理数据的宽度大于原始数据操作位宽,且小于等于最大数据操作位宽,则基于待处理数据的宽度和单个运算单元的位宽,确定用于处理待处理数据的运算单元的目标个数。将目标个数减一后写入运算单元控制寄存器,以控制启动目标个数的运算单元,对待处理数据进行处理。利用新定义两个控制寄存器实现在未改变原有模式的前提下进行可变矢量扩展,从原始数据操作位宽扩展到更大的数据操作位宽,在不需要指令集扩展以及代码重写的情况下,提高了数据处理的并行化能力。

    一种基于流水线式的指令执行方法及装置

    公开(公告)号:CN117850881B

    公开(公告)日:2024-06-18

    申请号:CN202410076144.9

    申请日:2024-01-18

    IPC分类号: G06F9/38

    摘要: 本申请提供一种基于流水线式的指令执行方法及装置,包括:基于专用寄存器中存储的第一指示信息,确定是否使用处理器自控循环;若确定使用处理器自控循环,则确定所述专用寄存器中存储的第二指示信息是否不大于延迟槽的长度;所述第二指示信息用于指示循环体中剩余未执行指令的数量;若所述第二指示信息等于所述延迟槽的长度,则减小所述第三指示信息并设置所述第二指示信息为循环体中的指令总数;所述第三指示信息用于指示循环体中剩余循环次数;确定所述专用寄存器中的第三指示信息不满足循环结束条件,执行所述延迟槽中的指令并跳转至所述循环体的起始指令处。该方案,能够加速循环的执行,降低开销损耗。

    一种指令的处理方法及装置
    5.
    发明公开

    公开(公告)号:CN117742791A

    公开(公告)日:2024-03-22

    申请号:CN202311872779.1

    申请日:2023-12-29

    发明人: 苏运强 张荣

    IPC分类号: G06F9/30

    摘要: 本申请实施例提供一种指令的处理方法及装置,应用在计算机技术领域,包括:当译码器对目标程序指令解析出错时,从用户态切换至指令翻译态,并在指令翻译态下识别目标程序指令;若识别成功,则对目标程序指令进行解析,获得目标程序指令指向的用户态的多个目标寄存器;将指令翻译态的可重映射寄存器分别映射至多个相应的目标寄存器;通过多个可重映射寄存器执行目标程序指令,获得执行结果。本申请通过将可重映射寄存器映射至既有的目标寄存器上,可以直接操作处理器内部的寄存器以执行目标程序指令,避免了向内存中存储和读取数据时出现的时间消耗与性能损失。

    一种协处理器控制方法、装置、设备及存储介质

    公开(公告)号:CN117311817A

    公开(公告)日:2023-12-29

    申请号:CN202311622565.9

    申请日:2023-11-30

    发明人: 苏运强

    IPC分类号: G06F9/38

    摘要: 本申请实施例提供了一种协处理器控制方法、装置、设备及存储介质,涉及智能控制技术领域,该方法包括:获取指令,并判断指令是否为扩展指令;若指令为扩展指令,则判断扩展指令的指令类型;若扩展指令的类型为分派指令类型,则载入扩展指令的虚拟输入地址和虚拟输出地址,并将虚拟输入地址和虚拟输出地址,转化为相应的物理输入地址和物理输出地址;若存在用于处理扩展指令的空闲的协处理器,且扩展指令的指令参数不是强制回退,则将扩展指令对应的目标任务和物理输出地址插入队列,并将目标任务标记为处理中;通过相应的协处理器对目标任务进行处理,并将处理结果输出至物理输出地址,以及将目标任务标记为已完成。

    一种基于流水线式的指令执行方法及装置

    公开(公告)号:CN117850881A

    公开(公告)日:2024-04-09

    申请号:CN202410076144.9

    申请日:2024-01-18

    IPC分类号: G06F9/38

    摘要: 本申请提供一种基于流水线式的指令执行方法及装置,包括:基于专用寄存器中存储的第一指示信息,确定是否使用处理器自控循环;若确定使用处理器自控循环,则确定所述专用寄存器中存储的第二指示信息是否不大于延迟槽的长度;所述第二指示信息用于指示循环体中剩余未执行指令的数量;若所述第二指示信息等于所述延迟槽的长度,则减小所述第三指示信息并设置所述第二指示信息为循环体中的指令总数;所述第三指示信息用于指示循环体中剩余循环次数;确定所述专用寄存器中的第三指示信息不满足循环结束条件,执行所述延迟槽中的指令并跳转至所述循环体的起始指令处。该方案,能够加速循环的执行,降低开销损耗。

    一种指令执行方法及装置
    9.
    发明公开

    公开(公告)号:CN118069222A

    公开(公告)日:2024-05-24

    申请号:CN202410236005.8

    申请日:2023-10-24

    发明人: 苏运强 张荣

    IPC分类号: G06F9/30

    摘要: 本发明实施例提供一种指令执行方法及装置,包括:CPU在用户态执行指令的过程中,若确定当前指令为非法指令,则切换至内核态;CPU在内核态下将非法指令发送至协处理器;协处理器对非法指令进行模拟运行,得到模拟结果;CPU在内核态下获取模拟结果后,切换至用户态下继续执行后续指令。使用协处理器对非法指令进行模拟的效率会高于使用CPU对非法指令进行模拟的效率。通过内核和协处理器协同模拟,内核负责把需要模拟的指令取出来,然后协处理器来模拟指令,从而提高指令转译/指令模拟的效率。

    一种指令执行方法及装置
    10.
    发明授权

    公开(公告)号:CN117112029B

    公开(公告)日:2024-03-12

    申请号:CN202311378936.3

    申请日:2023-10-24

    发明人: 苏运强 张荣

    IPC分类号: G06F9/30

    摘要: 本发明实施例提供一种指令执行方法及装置,包括:CPU在用户态执行指令的过程中,若确定当前指令为非法指令,则切换至内核态;CPU在内核态下将非法指令发送至协处理器;协处理器对非法指令进行模拟运行,得到模拟结果;CPU在内核态下获取模拟结果后,切换至用户态下继续执行后续指令。使用协处理器对非法指令进行模拟的效率会高于使用CPU对非法指令进行模拟的效率。通过内核和协处理器协同模拟,内核负责把需要模拟的指令取出来,然后协处理器来模拟指令,从而提高指令转译/指令模拟的效率。