-
公开(公告)号：CN107508647B
公开(公告)日：2020-09-15
申请号：CN201710701962.3
申请日：2017-08-16
申请人： 上海航天测控通信研究所 , 北京邮电大学
IPC分类号： H04B17/40
摘要： 本发明设计卫星通信领域，尤其涉及一种基于功率差的星载AIS系统检测概率计算方法，通过将具有不同功率差值的信号进行叠加，计算不同信号到达卫星接收端的总信号功率，形成冲突信号，而后对冲突信号进行解调计算，并对其中各部分信号的解调概率进行统计；最后根据统计后的解调概率计算星载AIS系统的整体检测概率，从而能够更加有效地进行星载AIS系统的性能评估、更好的反应星载AIS系统的实际性能。
-
公开(公告)号：CN113380294B
公开(公告)日：2024-10-11
申请号：CN202110792634.5
申请日：2021-07-13
申请人： 上海航天测控通信研究所
IPC分类号： G11C11/413
摘要： 本发明公开了一种FPGA配置FLASH芯片抗单粒子翻转电路，包括配置管控FPGA芯片、超大规模FPGA芯片、主配置FLASH芯片、副配置FLASH芯片、供电芯片、第一接口和地测设备配置电路；所述超大规模FPGA芯片、主配置FLASH芯片和所述副配置FLASH芯片分别与所述配置管控FPGA芯片连接；所述配置管控FPGA芯片的使能端与所述供电芯片连接，所述供电芯片与所述副配置FLASH芯片连接；所述配置管控FPGA芯片通过所述第一接口与所述地测设备配置电路连接。相应地，本发明还公开了一种FPGA配置FLASH芯片抗单粒子翻转方法。本发明实现对超大规模FPGA配置FLASH芯片的电路降低失效率，提升可靠性。
-
公开(公告)号：CN116192336A
公开(公告)日：2023-05-30
申请号：CN202310210595.2
申请日：2023-03-07
申请人： 上海航天测控通信研究所
IPC分类号： H04L1/00 , H04B17/336 , H04L12/44 , H04L1/1607
摘要： 本发明涉及通信接入技术领域，提供了一种基于VDES系统的通信接入方法，包括：P1：接收端对发射端发射的信令链接编号LinkID的信号噪声干扰比SINR值进行检测，判断信号噪声干扰比SINR值是否满足预设通信条件；P2：控制中心根据信令链接编号LinkID的信号噪声干扰比SINR值和预设递推公式，推断是否有适合的业务链接编号LinkID进行数据交互；P3：在数据交互过程中，发射端根据接收端使用信令链接编号LinkID发送的接收掩码，调整单帧的发送次数，满足接收端的当前解帧率大于等于预设最小解帧率；当在P1、P2和P3中存在任意一项条件不符合时，接收端和发射端放弃或终止本次通信。用于VDE‑SAT和VDE‑TER系统中的控制中心以及终端设备的寻址业务高效接入，提高系统吞吐量、增强系统的鲁棒性。
-
公开(公告)号：CN113380294A
公开(公告)日：2021-09-10
申请号：CN202110792634.5
申请日：2021-07-13
申请人： 上海航天测控通信研究所
IPC分类号： G11C11/413
摘要： 本发明公开了一种FPGA配置FLASH芯片抗单粒子翻转电路，包括配置管控FPGA芯片、超大规模FPGA芯片、主配置FLASH芯片、副配置FLASH芯片、供电芯片、第一接口和地测设备配置电路；所述超大规模FPGA芯片、主配置FLASH芯片和所述副配置FLASH芯片分别与所述配置管控FPGA芯片连接；所述配置管控FPGA芯片的使能端与所述供电芯片连接，所述供电芯片与所述副配置FLASH芯片连接；所述配置管控FPGA芯片通过所述第一接口与所述地测设备配置电路连接。相应地，本发明还公开了一种FPGA配置FLASH芯片抗单粒子翻转方法。本发明实现对超大规模FPGA配置FLASH芯片的电路降低失效率，提升可靠性。
-
公开(公告)号：CN107508647A
公开(公告)日：2017-12-22
申请号：CN201710701962.3
申请日：2017-08-16
申请人： 上海航天测控通信研究所 , 北京邮电大学
IPC分类号： H04B17/40
摘要： 本发明设计卫星通信领域，尤其涉及一种基于功率差的星载AIS系统检测概率计算方法，通过将具有不同功率差值的信号进行叠加，计算不同信号到达卫星接收端的总信号功率，形成冲突信号，而后对冲突信号进行解调计算，并对其中各部分信号的解调概率进行统计；最后根据统计后的解调概率计算星载AIS系统的整体检测概率，从而能够更加有效地进行星载AIS系统的性能评估、更好的反应星载AIS系统的实际性能。
-
-
-
-
搜索结果
5 条记录 (耗时 0.029 秒)
