公开(公告)号：CN110277313B

公开(公告)日：2021-04-13

申请号：CN201910476405.5

申请日：2019-06-03

Applicant: 上海华力集成电路制造有限公司

Inventor： 任佳 ,  许鹏凯 ,  吴森

IPC: H01L21/28 ,  H01L21/311 ,  H01L21/3115

Abstract: 本发明公开了一种侧墙的制造方法，包括步骤：步骤一、形成栅介质层和多晶硅栅，在多晶硅栅的顶部表面形成有氮化硅组成的硬质掩模层；步骤二、采用原子层沉积工艺形成第二氮化硅层；步骤三、采用离子注入工艺进行氮化硅的修饰处理，多晶硅栅的侧面的第二氮化硅层保持为未被修饰处理；步骤四、采用DHF去除被修饰处理的氮化硅，未被修饰处理的氮化硅保留在多晶硅栅的侧面形成第一层侧墙。本发明能对多晶硅栅侧面外的采用ALD沉积的氮化硅进行很好的去除，避免在多晶硅栅顶部形成氮化硅侧墙围栏。

公开(公告)号：CN109727987B

公开(公告)日：2021-02-02

申请号：CN201811631904.9

申请日：2018-12-29

Applicant: 上海华力集成电路制造有限公司

Inventor： 任佳 ,  巨晓华 ,  乔夫龙 ,  王一

IPC: H01L27/11524

Abstract: 本发明公开了一种采用自对准双重成像技术(SADP)实现的NAND flash栅形成方法，包括：在SADP制程定义最小操作擦写读单元时，将定义的最小操作擦写读单元区域延伸到选择栅区域，定义硬掩膜窗口的过程中将选择栅区域形成的自对准双重图形去除，光刻形成选择栅图形。本发明能去除最小操作擦写读单元区阵列边缘外围一根line负载作用带来的关键尺寸异常，能够较好的形成最小操作擦写读单元图形和选择栅图形。

公开(公告)号：CN109686665A

公开(公告)日：2019-04-26

申请号：CN201811607276.0

申请日：2018-12-27

Applicant: 上海华力集成电路制造有限公司

Inventor： 任佳 ,  韩朋刚 ,  孙文彦 ,  康天晨

IPC: H01L21/311

CPC classification number: H01L21/31116 ,  H01L21/31144

Abstract: 本发明公开了一种半导体器件隔离侧墙制造方法，包括：制作半导体隔离侧墙spacer，制作牺牲层覆盖隔离侧墙spacer，进行第一次牺牲层刻蚀去除部分牺牲层，进行隔离侧墙刻蚀形成设计形貌的隔离侧墙spacer，进行第二次牺牲层刻蚀去除全部牺牲层。本发明在器件隔离侧墙制造完成后通过刻蚀使隔离侧墙形成方形形貌能避免非对称形貌隔离侧墙对下层layer刻蚀的影响，提高器件的均一性,提高器件性能。

公开(公告)号：CN111599816A

公开(公告)日：2020-08-28

申请号：CN202010466140.3

申请日：2020-05-28

Applicant: 上海华力集成电路制造有限公司

Inventor： 任佳 ,  夏爱华 ,  乔夫龙

IPC: H01L27/11524

Abstract: 本发明公开了一种改善SADP工艺中栅极刻蚀制程线宽差异的方法，步骤如下：在芯轴结构的侧面形成侧墙；去除芯轴结构；淀积牺牲层覆盖侧墙；对牺牲层进行回刻使侧墙的顶部露出，同一组侧墙的露出部分的间隙宽度小于未露出部分的间隙宽度；采用离子注入工艺对侧墙的露出部分进行修饰，侧墙中被修饰的露出部分能被DHF去除；采用DHF去除侧墙被修饰的部分；去除剩余的牺牲层。本发明在芯轴结构侧面形成侧墙后淀积牺牲层对侧墙进行覆盖，通过回刻使侧墙的顶部露出，采用离子注入工艺进行侧墙露出部分的修饰，利用被离子修饰过的侧墙能被DHF去除的特点去除侧墙的露出部分，避免了现有工艺中刻蚀减薄形成的芯轴结构上下宽度不一致对后续栅极刻蚀制程中各层刻蚀的影响。

公开(公告)号：CN110277313A

公开(公告)日：2019-09-24

申请号：CN201910476405.5

申请日：2019-06-03

Applicant: 上海华力集成电路制造有限公司

Inventor： 任佳 ,  许鹏凯 ,  吴森

IPC: H01L21/28 ,  H01L21/311 ,  H01L21/3115

Abstract: 本发明公开了一种侧墙的制造方法，包括步骤：步骤一、形成栅介质层和多晶硅栅，在多晶硅栅的顶部表面形成有氮化硅组成的硬质掩模层；步骤二、采用原子层沉积工艺形成第二氮化硅层；步骤三、采用离子注入工艺进行氮化硅的修饰处理，多晶硅栅的侧面的第二氮化硅层保持为未被修饰处理；步骤四、采用DHF去除被修饰处理的氮化硅，未被修饰处理的氮化硅保留在多晶硅栅的侧面形成第一层侧墙。本发明能对多晶硅栅侧面外的采用ALD沉积的氮化硅进行很好的去除，避免在多晶硅栅顶部形成氮化硅侧墙围栏。

公开(公告)号：CN109727987A

公开(公告)日：2019-05-07

申请号：CN201811631904.9

申请日：2018-12-29

Applicant: 上海华力集成电路制造有限公司

Inventor： 任佳 ,  巨晓华 ,  乔夫龙 ,  王一

IPC: H01L27/11524

Abstract: 本发明公开了一种采用自对准双重成像技术(SADP)实现的NAND flash栅形成方法，包括：在SADP制程定义最小操作擦写读单元时，将定义的最小操作擦写读单元区域延伸到选择栅区域，定义硬掩膜窗口的过程中将选择栅区域形成的自对准双重图形去除，光刻形成选择栅图形。本发明能去除最小操作擦写读单元区阵列边缘外围一根line负载作用带来的关键尺寸异常，能够较好的形成最小操作擦写读单元图形和选择栅图形。