-
Patent Agency Ranking
公开(公告)号：CN116661949A
公开(公告)日：2023-08-29
申请号：CN202310634671.2
申请日：2023-05-31
Applicant: 上海交通大学
Abstract: 本发明提供一种事件处理的模拟方法、系统、电子设备及介质，所述事件处理的模拟方法包括：将待执行的目标对象模拟为部件，将调用所述部件的模拟函数和时间戳封装成事件；基于细粒度策略将所述部件中的事件划分为内部事件或外部事件；基于所述内部事件的时间戳顺序构建内部事件队列；为所述内部事件队列中的每个内部事件分配一个线程；将时间戳相同的所述内部事件的线程并行处理；基于所述外部事件的时间戳顺序构建外部事件队列；为所述外部事件队列中的每个外部事件分配一个线程；将时间戳相同的所述外部事件的线程并行处理。本发明细粒度的划分部件事件类型，在保证事件时序逻辑关系的基础上，加速了事件并行处理速度。
-
公开(公告)号：CN119830974A
公开(公告)日：2025-04-15
申请号：CN202411862127.4
申请日：2024-12-17
Applicant: 上海交通大学
Abstract: 本发明提供一种基于Tensor Core的图神经网络计算加速方法、系统、介质、电子设备，所述方法包括以下步骤：将稀疏矩阵划分为多个子矩阵块，每个子矩阵块的大小和Tensor Core的矩阵运算单元的计算粒度相匹配；对所述子块矩阵中的全零行进行重新排列，以在所述稀疏矩阵中构建全零子块矩阵并在Tensor Core中跳过所述全零子块矩阵的计算。本发明的基于Tensor Core的图神经网络计算加速方法、系统、介质、电子设备能够在Tensor Core上有效提升了图神经网络的计算性能和效率。
-
公开(公告)号：CN119739650A
公开(公告)日：2025-04-01
申请号：CN202411937785.5
申请日：2024-12-26
Applicant: 上海交通大学
IPC: G06F12/1027 , G06F12/1009
Abstract: 本发明提供一种用于MCM GPU的虚拟内存架构设计方法、系统、介质及设备，所述方法包括以下步骤：接收虚拟地址转换请求并识别，基于虚拟地址的识别结果，将虚拟地址转换请求定向至对应的一级转换缓冲区，以查询是否存在对应的页表项；若存在，则执行地址转换操作；若不存在，则利用cuckoo过滤器构建的硬件查找表对虚拟地址转换请求进行查询，基于硬件查询结果，将虚拟地址转换请求定向至对应的二级转换缓冲区，以查询是否存在对应的页表项；若存在，则执行地址转换操作；若不存在，则对虚拟地址转换请求执行页表遍历操作直至获取对应的页表项完成地址转换操作。本发明通过优化芯片之间的数据访问和缓存利用，以及改进L2TLB的管理，以提高GPU的整体性能和效率。
-
公开(公告)号：CN116737107A
公开(公告)日：2023-09-12
申请号：CN202310692834.2
申请日：2023-06-12
Applicant: 上海交通大学
Abstract: 本申请提供一种基于外积的矩阵乘法运算处理器、方法及介质，应用于GPGPU中，所述处理器包括：寄存器堆、矩阵缓存器和计算单元；所述寄存器堆用于存储不同数据类型的待处理矩阵；所述矩阵缓存器用于按照预设排布方式缓存各所述待处理矩阵；所述计算单元用于对不同数据类型的各所述待处理矩阵进行外积运算和累加运算，以获取目标矩阵，并将所述目标矩阵写回至所述矩阵缓存器中。本申请所述的基于外积的矩阵乘法运算处理器针对神经网络计算中常采用的低精度运算方式，提出了通用的设计方案，可以支持不同精度和对应的大小的矩阵乘法运算操作，同时在计算核心中增加片上存储以及计算单元，来提升运算的效率。
-
公开(公告)号：CN116610366A
公开(公告)日：2023-08-18
申请号：CN202310573685.8
申请日：2023-05-19
Applicant: 上海交通大学
Abstract: 本发明提供一种基于优先级的GPGPU分支处理架构及方法，其中，所述架构包括：结构化SIMT堆栈，非结构化SIMT队列以及总线程同步寄存器，其中，所述结构化SIMT堆栈与所述非结构化SIMT队列进行信息交互，交互的方式包括查询与推入；以及所述结构化SIMT堆栈的优先级高于所述非结构化SIMT队列，所述非结构化SIMT队列的优先级高于所述总线程同步寄存器。本发明提出了基于优先级的GPGPU分支处理单元的结构，在应用时可以解决非结构控制流中的旁路和死锁问题，并且可以支持线程束的通信与同步，以此可以提升分支处理的性能。
-
-
-
-
Search Results
5
records
(took 0.016 seconds)
