公开(公告)号：CN110383654B

公开(公告)日：2021-08-20

申请号：CN201780087902.5

申请日：2017-03-08

Applicant: 三菱电机株式会社

Inventor： 酒井纯也

IPC: H02M1/00 ,  H02M1/08 ,  H02M7/5387

Abstract: 多个半导体装置(1)相互并联地连接。栅极驱动器(13)向多个半导体装置(1)的栅极供给栅极电压。栅极配线(14、16)从栅极驱动器(13)依次与多个半导体装置(1)的栅极连接。各半导体装置(1)的通电能力是集电极电流相对于被供给来的栅极电压的流动容易度。就多个半导体装置(1)而言，越是通电能力低的半导体装置越是连接于栅极驱动器(13)的近处。

公开(公告)号：CN111357106B

公开(公告)日：2023-11-14

申请号：CN201780096905.5

申请日：2017-11-21

Applicant: 三菱电机株式会社

Inventor： 酒井纯也

IPC: H01L25/07 ,  H01L25/18 ,  H02M7/48

Abstract: 半导体模块(100)具有：第1端子部(1)以及第2端子部(2)，它们与外部连接；以及第1电流路径(CP1)以及第2电流路径(CP2)，它们并联地将第1端子部(1)与第2端子部(2)之间连接。第1电流路径(CP1)包含：第1半导体装置(3A)；第1配线部(4A)，其将第1端子部(1)与第1半导体装置(3A)连接；以及第2配线部(5A)，其将第1半导体装置(3A)与第2端子部(2)之间连接。第2电流路径(CP2)包含：第2半导体装置(3B)；第3配线部(4B)，其将第1端子部(1)与第2半导体装置(3B)连接；以及第4配线部(5B)，其将第2半导体装置(3B)与第2端子部(2)之间连接。第1半导体装置(3A)的通电能力低于第2半导体装置(3B)的通电能力，第1配线部(4A)的阻抗与第2配线部(5A)的阻抗之和低于第3配线部(4B)的阻抗与第4配线部(5B)的阻抗之和。

公开(公告)号：CN110383654A

公开(公告)日：2019-10-25

申请号：CN201780087902.5

申请日：2017-03-08

Applicant: 三菱电机株式会社

Inventor： 酒井纯也

IPC: H02M1/00 ,  H02M1/08 ,  H02M7/5387

Abstract: 多个半导体装置(1)相互并联地连接。栅极驱动器(13)向多个半导体装置(1)的栅极供给栅极电压。栅极配线(14、16)从栅极驱动器(13)依次与多个半导体装置(1)的栅极连接。各半导体装置(1)的通电能力是集电极电流相对于被供给来的栅极电压的流动容易度。就多个半导体装置(1)而言，越是通电能力低的半导体装置越是连接于栅极驱动器(13)的近处。

公开(公告)号：CN116230703A

公开(公告)日：2023-06-06

申请号：CN202211530909.9

申请日：2022-12-01

Applicant: 三菱电机株式会社

Inventor： 酒井纯也 ,  羽鸟宪司

IPC: H01L25/18 ,  H01L29/78 ,  H03K17/14 ,  H03K17/56

Abstract: 目的在于提供能够对振荡现象进行抑制的技术。半导体装置具有导体部、彼此分离的多个半导体芯片。多个半导体芯片各自包含多个半导体开关元件。导体部将多个半导体芯片并联连接。多个半导体芯片各自所包含的多个半导体开关元件的材料包含宽带隙半导体。多个半导体开关元件中的至少任意1者的沟道长度小于或等于1.5μm。

公开(公告)号：CN113284861A

公开(公告)日：2021-08-20

申请号：CN202110181003.X

申请日：2021-02-09

Applicant: 三菱电机株式会社

Inventor： 酒井纯也

IPC: H01L23/31

Abstract: 得到能够长期保管、能够确保可靠性的半导体装置。基座板(2)具有彼此相反侧的散热面(2a)和安装面(2b)。半导体芯片(9)安装于基座板(2)的安装面(2b)。封装材料(17)将半导体芯片(9)封装。具有多个开口(19)的第1片材(7)与基座板(2)的散热面(2a)密接。第2片材(8)覆盖第1片材(7)。

公开(公告)号：CN111357106A

公开(公告)日：2020-06-30

申请号：CN201780096905.5

申请日：2017-11-21

Applicant: 三菱电机株式会社

Inventor： 酒井纯也

IPC: H01L25/07 ,  H01L25/18 ,  H02M7/48

Abstract: 半导体模块(100)具有：第1端子部(1)以及第2端子部(2)，它们与外部连接；以及第1电流路径(CP1)以及第2电流路径(CP2)，它们并联地将第1端子部(1)与第2端子部(2)之间连接。第1电流路径(CP1)包含：第1半导体装置(3A)；第1配线部(4A)，其将第1端子部(1)与第1半导体装置(3A)连接；以及第2配线部(5A)，其将第1半导体装置(3A)与第2端子部(2)之间连接。第2电流路径(CP2)包含：第2半导体装置(3B)；第3配线部(4B)，其将第1端子部(1)与第2半导体装置(3B)连接；以及第4配线部(5B)，其将第2半导体装置(3B)与第2端子部(2)之间连接。第1半导体装置(3A)的通电能力低于第2半导体装置(3B)的通电能力，第1配线部(4A)的阻抗与第2配线部(5A)的阻抗之和低于第3配线部(4B)的阻抗与第4配线部(5B)的阻抗之和。