计算机装置和计算机装置的控制方法

    公开(公告)号:CN104956337A

    公开(公告)日:2015-09-30

    申请号:CN201380071709.4

    申请日:2013-01-31

    CPC classification number: G06F13/24 G06F9/44505 G06F9/4812

    Abstract: 在计算机装置(100)起动时,CPU(101)执行RAS模块(130)中包含的第1初始化进程(132),对RAS模块(130)使用的资源进行初始化,在第1初始化进程(132)执行后,执行OS(110)中包含的初始化进程(111),对OS(110)使用的资源进行初始化,在初始化进程(111)执行后,执行RAS模块(130)内包含的第2初始化进程(133),将OS(110)中包含的中断判定部(112)复制到RAS模块(130),将中断检测机构(102)设定成在中断检测机构(102)检测出中断时调用复制到RAS模块(130)的中断判定部(134)而不是OS(110)的中断判定部(112)。

    处理器装置以及程序
    2.
    发明公开

    公开(公告)号:CN102971715A

    公开(公告)日:2013-03-13

    申请号:CN201080067910.1

    申请日:2010-07-06

    Inventor: 摄津敦

    Abstract: 在处理器芯(2)的存储器转储实施部(35)将作为共用存储器的存储器装置(5)的数据保存到HDD装置(7)时发生了异常的情况下,存储器转储异常检测部(37)检测存储器转储异常,芯协作部(36)对处理器芯(1)的芯协作部(30)通知存储器转储异常,处理器芯(1)的存储器转储实施部(29)从芯协作部(30)被通知存储器转储实施部(35)的存储器转储异常,代替存储器转储实施部(35)而将存储器装置(5)的数据保存到HDD装置(7)。

    计算机装置和计算机装置的控制方法

    公开(公告)号:CN104956337B

    公开(公告)日:2018-01-09

    申请号:CN201380071709.4

    申请日:2013-01-31

    CPC classification number: G06F13/24 G06F9/44505 G06F9/4812

    Abstract: 在计算机装置(100)起动时,CPU(101)执行RAS模块(130)中包含的第1初始化进程(132),对RAS模块(130)使用的资源进行初始化,在第1初始化进程(132)执行后,执行OS(110)中包含的初始化进程(111),对OS(110)使用的资源进行初始化,在初始化进程(111)执行后,执行RAS模块(130)内包含的第2初始化进程(133),将OS(110)中包含的中断判定部(112)复制到RAS模块(130),将中断检测机构(102)设定成在中断检测机构(102)检测出中断时调用复制到RAS模块(130)的中断判定部(134)而不是OS(110)的中断判定部(112)。

    计算机装置和计算机机构

    公开(公告)号:CN106068501A

    公开(公告)日:2016-11-02

    申请号:CN201480076799.0

    申请日:2014-03-07

    Abstract: 在计算机装置(100)中,输出管理部(200)按照由OS(160)、应用(170)、管理部(180)构成的每个数据处理系统,根据数据处理系统的状态判定是否许可数据处理系统与设备之间的通信。并且,输出管理部(200)按照每个数据处理系统,按照判定结果对数据处理系统与设备之间的通信进行控制。

    模型预测控制装置、模型预测控制程序、模型预测控制系统及模型预测控制方法

    公开(公告)号:CN113614652A

    公开(公告)日:2021-11-05

    申请号:CN201980094472.9

    申请日:2019-03-29

    Abstract: 操作路径生成部(210)基于从状态传感器(101)输出的计测状态量,生成针对致动器(111)的操作量时间序列。预测模型部(220)将所述计测状态量和所述操作量时间序列作为输入来运算预测模型,由此,生成状态量预测时间序列。神经网络部(230)将从环境传感器(102)输出的计测环境量和所述状态量预测时间序列作为输入来运算神经网络,由此,校正所述状态量预测时间序列。状态量评价部(240)生成针对所述校正后的状态量时间序列的评价结果。操作路径生成部在所述评价结果满足适当基准的情况下,将所述操作量时间序列的前头的操作量向所述致动器输出。

    处理器装置以及程序
    6.
    发明授权

    公开(公告)号:CN102971715B

    公开(公告)日:2015-07-08

    申请号:CN201080067910.1

    申请日:2010-07-06

    Inventor: 摄津敦

    Abstract: 在处理器芯(2)的存储器转储实施部(35)将作为共用存储器的存储器装置(5)的数据保存到HDD装置(7)时发生了异常的情况下,存储器转储异常检测部(37)检测存储器转储异常,芯协作部(36)对处理器芯(1)的芯协作部(30)通知存储器转储异常,处理器芯(1)的存储器转储实施部(29)从芯协作部(30)被通知存储器转储实施部(35)的存储器转储异常,代替存储器转储实施部(35)而将存储器装置(5)的数据保存到HDD装置(7)。

Patent Agency Ranking