公开(公告)号：CN109690490A

公开(公告)日：2019-04-26

申请号：CN201680088821.2

申请日：2016-09-05

Applicant: 三菱电机株式会社

Inventor： 永塚智之 ,  片山吉章 ,  元滨努 ,  岛井优介

IPC: G06F9/54

Abstract: 提供一种嵌入系统(100)，其具有：读入开始单元(211)，其开始读入处理；读入匹配开始单元(212)，其按照每个读入处理分配读入ID，对表示被分配的读入ID的数量的读入ID数进行更新；读入单元(213)，其读入通信数据；读入结束单元(214)，其结束读入单元的读入；以及读入匹配结束单元(215)，其取得读入ID、表示是否处于写入处理中的数据写入中标志、表示数据写入处理时的读入ID数的写入时ID数，根据数据写入中标志、读入ID、写入时读入ID数判定所读入的数据的匹配性，由此嵌入系统(100)能够进行不存在误动作的控制。

公开(公告)号：CN104641364A

公开(公告)日：2015-05-20

申请号：CN201380048530.7

申请日：2013-07-04

Applicant: 三菱电机株式会社

Inventor： 岛井优介 ,  远山治 ,  小川吉大

IPC: G06F15/80 ,  G06F15/78 ,  G06F9/34 ,  G06F9/38

CPC classification number: G06F9/30145 ,  G06F9/30098 ,  G06F9/34 ,  G06F9/38 ,  G06F9/3891 ,  G06F15/76 ,  G06F15/78 ,  G06F15/80

Abstract: 本发明的LSI(1)具有地址解码器，该地址解码器预先设定有按照动作模式信号(101)同时访问的IP核(4)和控制用寄存器的组合，因此，能够利用1个系统地址信号访问多个控制用寄存器。因此，无需对CPU(2)准备控制用寄存器组合的数量个的选择信号，能够减轻对CPU的动作进行编码的作业，降低CPU(2)的程序开发负担。