半导体压力传感器以及半导体压力传感器的制造方法

    公开(公告)号:CN103091007A

    公开(公告)日:2013-05-08

    申请号:CN201210207074.3

    申请日:2012-06-21

    CPC classification number: B81C1/00626 B81B2201/0264 G01L9/0048 G01L9/0051

    Abstract: 本发明涉及半导体压力传感器以及半导体压力传感器的制造方法。半导体压力传感器具备:第一基板(1),在主表面(1a)具有凹部(3)以及对准标记(4);第二基板(2),形成在第一基板(1)的主表面(1a)上,具有以覆盖第一基板(1)的凹部(3)内的空间(IS)上的方式设置的隔板(5)以及在隔板(5)上设置的应变计电阻(6)。对准标记(4)以从第二基板(2)露出的方式设置。由此,能够得到能够抑制制造成本并且能够使压力测定精度提高的半导体压力传感器及其制造方法。

    半导体压力传感器及其制造方法
    3.
    发明公开

    公开(公告)号:CN113677968A

    公开(公告)日:2021-11-19

    申请号:CN201980095403.X

    申请日:2019-06-28

    Inventor: 吉川英治

    Abstract: 本发明提供一种制造稳定性较高的高精度的半导体压力传感器(100)。使第二硅基板(2)经由氧化膜(8)与形成了成为标准压力室(10)的凹部(3)及定位记号(4)的第一硅基板(1)的一个主面(1a)贴合,并使凹部(3)及定位记号(4)在由第二硅基板(2)覆盖的状态下接合。通过红外线传感器检测定位记号(4),利用该定位记号(4)进行定位,在位于凹部(3)的上方的第二硅基板(2)上所形成的隔膜(5)上,形成作为压敏元件部的计量电阻(6)。

    半导体压力传感器以及半导体压力传感器的制造方法

    公开(公告)号:CN103091007B

    公开(公告)日:2015-04-01

    申请号:CN201210207074.3

    申请日:2012-06-21

    CPC classification number: B81C1/00626 B81B2201/0264 G01L9/0048 G01L9/0051

    Abstract: 本发明涉及半导体压力传感器以及半导体压力传感器的制造方法。半导体压力传感器具备:第一基板(1),在主表面(1a)具有凹部(3)以及对准标记(4);第二基板(2),形成在第一基板(1)的主表面(1a)上,具有以覆盖第一基板(1)的凹部(3)内的空间(IS)上的方式设置的隔板(5)以及在隔板(5)上设置的应变计电阻(6)。对准标记(4)以从第二基板(2)露出的方式设置。由此,能够得到能够抑制制造成本并且能够使压力测定精度提高的半导体压力传感器及其制造方法。

    半导体压力传感器

    公开(公告)号:CN102243125B

    公开(公告)日:2017-04-12

    申请号:CN201110008491.0

    申请日:2011-01-06

    CPC classification number: G01L9/0042 B81B3/0078 B81B2201/0264 B81B2203/0127

    Abstract: 本发明的目的在于获得一种能够提高膜片的破坏耐压的半导体压力传感器。包括:第一半导体基板(3),该第一半导体基板(3)形成有在厚度方向上的一个表面开口的凹部(2);第二半导体基板(4),该第二半导体基板(4)配置为与第一半导体基板(3)的一个表面相对;以及第一氧化硅膜(6),该第一氧化硅膜(6)介于第一半导体基板(3)和第二半导体基板(4)之间,形成有连通凹部(2)与第二半导体基板(4)之间的贯通孔(5),若从与贯通孔(5)及凹部(2)的开口相对的一侧来看,贯通孔(5)的边缘部的至少一部分位于凹部(2)的开口边缘部的内侧。

    半导体压力传感器

    公开(公告)号:CN102243125A

    公开(公告)日:2011-11-16

    申请号:CN201110008491.0

    申请日:2011-01-06

    CPC classification number: G01L9/0042 B81B3/0078 B81B2201/0264 B81B2203/0127

    Abstract: 本发明的目的在于获得一种能够提高膜片的破坏耐压的半导体压力传感器。包括:第一半导体基板(3),该第一半导体基板(3)形成有在厚度方向上的一个表面开口的凹部(2);第二半导体基板(4),该第二半导体基板(4)配置为与第一半导体基板(3)的一个表面相对;以及第一氧化硅膜(6),该第一氧化硅膜(6)介于第一半导体基板(3)和第二半导体基板(4)之间,形成有连通凹部(2)与第二半导体基板(4)之间的贯通孔(5),若从与贯通孔(5)及凹部(2)的开口相对的一侧来看,贯通孔(5)的边缘部的至少一部分位于凹部(2)的开口边缘部的内侧。

Patent Agency Ranking