控制电路以及控制方法
    1.
    发明公开

    公开(公告)号:CN1797326A

    公开(公告)日:2006-07-05

    申请号:CN200410082142.3

    申请日:2004-12-21

    Abstract: 本发明的控制电路以及控制方法对存储在高速缓冲存储器中的访问概率低的数据进行替换,可以预取访问概率更高的数据。高速缓存命中判断单元(2)当判断出在运算处理单元(1)进行的运算处理中使用的对象数据的高速缓存未命中的情况下,从主存储单元(7)中取出对象数据。另外,无效数据判断单元(4)当高速缓冲命中判断单元(2)判断出高速缓存命中的情况下,判断包含对象数据的高速缓存行和包含在前次运算处理中使用的数据的高速缓存行是否相同。而后,预取控制单元(5)当无效数据判断单元(4)判断为包含对象数据的高速缓存行和包含在前次运算处理中使用的数据的高速缓存行不同的情况下,把被存储在主存储单元(7)中的数据与包含在前次运算处理中使用的数据的高速缓存行替换进行预取。

    I/O设备、可编程逻辑控制器以及运算方法

    公开(公告)号:CN104364721A

    公开(公告)日:2015-02-18

    申请号:CN201380031236.5

    申请日:2013-05-21

    Abstract: 在PLC的I/O设备中,能够对多个数据并行地执行输入输出处理,以低成本实现I/O设备之间的输入输出处理的高速化。I/O设备的运算数据提取部(150)输入接收到的其他I/O设备的其他站点输入(C)和其他站点输出(D),以及本站点输入(A)和本站点输出(B)。运算数据提取部(150)将本站点输入(A)、本站点输出(B)、其他站点输入(C)、其他站点输出(D)分别作为对象,根据在参数部(140)中存储的参数(选择种类、数据位置、选择站点编号、本站点编号),对运算数据进行提取。运算部(160)使用由运算数据提取部(150)提取出的运算数据,根据在参数部(140)中存储的运算处理(141)(存储多个运算方式),并行执行多个运算处理。

    I/O设备、可编程逻辑控制器以及运算方法

    公开(公告)号:CN104364721B

    公开(公告)日:2017-01-18

    申请号:CN201380031236.5

    申请日:2013-05-21

    CPC classification number: G06F13/10 G05B19/05 G05B2219/15127 G06F13/20

    Abstract: 在PLC的I/O设备中,能够对多个数据并行地执行输入输出处理,以低成本实现I/O设备之间的输入输出处理的高速化。I/O设备的运算数据提取部(150)输入接收到的其他I/O设备的其他站点输入(C)和其他站点输出(D),以及本站点输入(A)和本站点输出(B)。运算数据提取部(150)将本站点输入(A)、本站点输出(B)、其他站点输入(C)、其他站点输出(D)分别作为对象,根据在参数部(140)中存储的参数(选择种类、数据位置、选择站点编号、本站点编号),对运算数据进行提取。运算部(160)使用由运算数据提取部存储的运算处理(141)(存储多个运算方式),并行执行多个运算处理。(150)提取出的运算数据,根据在参数部(140)中

    控制电路以及控制方法
    4.
    发明授权

    公开(公告)号:CN100445944C

    公开(公告)日:2008-12-24

    申请号:CN200410082142.3

    申请日:2004-12-21

    Abstract: 本发明的高速缓冲存储器的控制电路以及控制方法对存储在高速缓冲存储器中的访问概率低的数据进行替换,可以预取访问概率更高的数据。高速缓存命中判断单元(2)当判断出在运算处理单元(1)进行的运算处理中使用的对象数据的高速缓存未命中的情况下,从主存储单元(7)中取出对象数据。另外,无效数据判断单元(4)当高速缓存命中判断单元(2)判断出高速缓存命中的情况下,判断包含对象数据的高速缓存行和包含在前次运算处理中使用的数据的高速缓存行是否相同。而后,预取控制单元(5)当无效数据判断单元(4)判断为包含对象数据的高速缓存行和包含在前次运算处理中使用的数据的高速缓存行不同的情况下,把被存储在主存储单元(7)中的数据与包含在前次运算处理中使用的数据的高速缓存行替换进行预取。

Patent Agency Ranking