公开(公告)号：CN1113361C

公开(公告)日：2003-07-02

申请号：CN96122645.5

申请日：1996-10-17

Applicant: 三菱电机株式会社

Inventor： 中井润

IPC: G11C5/14 ,  G11C11/407

CPC classification number: G11C11/407 ,  G11C5/14

Abstract: DRAM包括产生负的加到第一节点的基片电压的基片电压产生装置。后者包括检测电路。检测电路包括第一、二和三PMOS晶体管。第三PMOS晶体管在自刷新方式接收“L”电平信号而在正常方式接收“H”电平信号。结果，基片电压的箝位电平在自刷新方式下大而在正常方式下小。在自刷新方式下NMOS晶体管具有大于正常方式下的基片电压而导通，因此基片电压增大并且暂停刷新能力得到改善。因此可加大内/RAS的时间间隔和降低自刷新方式下的电力消耗。

公开(公告)号：CN1157460A

公开(公告)日：1997-08-20

申请号：CN96122645.5

申请日：1996-10-17

Applicant: 三菱电机株式会社

Inventor： 中井润

IPC: G11C11/34 ,  G11C11/402 ,  H01L27/04

CPC classification number: G11C11/407 ,  G11C5/14

Abstract: DRAM包括产生负的加到第一节点的基片电压的基片电压产生装置。后者包括检测电路。检测电路包括第一、二和三PMOS晶体管。第三PMOS晶体管在自刷新方式接收“L”电平信号而在正常方式接收“H”电平信号。结果，基片电压的箝位电平在自刷新方式下大而在正常方式下小。在自刷新方式下NMOS晶体管具有大于正常方式下的基片电压而导通，因此基片电压增大并且暂停刷新能力得到改善。因此可加大内/RAS的时间间隔和降低自刷新方式下的电力消耗。

公开(公告)号：CN1211796A

公开(公告)日：1999-03-24

申请号：CN98108468.0

申请日：1998-05-15

Applicant: 三菱电机株式会社

Inventor： 中井润 ,  林越正纪

IPC: G11C11/34 ,  H01L27/108

CPC classification number: G11C29/028 ,  G11C5/143 ,  G11C5/146 ,  G11C11/401 ,  G11C29/50 ,  G11C29/50012 ,  G11C2029/5004

Abstract: 设置了在使扰动测试信号(TESTUBBS)和自刷新信号(/BBU)激活时使小电压值检测器(38)激活而且可使大电压值检测器(36)失效的切换电路(40)。因此,不仅在扰动测试方式时,而且在自刷新方式时,由基板电压发生电路(34)发生与小电压值检测器(38)的检测电压值相等的低的基板电压(VBB)。结果,能够防止因增设小电压值检测器(38)而导致的面积的增大。