公开(公告)号：CN101083266A

公开(公告)日：2007-12-05

申请号：CN200710126642.6

申请日：2007-05-29

Applicant: 三洋电机株式会社

Inventor： 高桥秀一 ,  山田裕 ,  金井胜

IPC: H01L27/06 ,  G09G3/12

CPC classification number: H01L27/0629 ,  H01L27/0738 ,  H01L29/4238

Abstract: 本发明的目的是提供可靠性高的电阻。此外，本发明的目的是实现在同一半导体基板上混载有MOS晶体管和电阻的半导体装置的小型化。在P型半导体基板(10)的表面上形成N型阱区域(11)，在该阱区域11的表面上形成P－型电阻层(20)。并且，在阱区域(11)上环状地围绕电阻层(20)形成导电层(30)。在通常动作中，向导电层(30)施加规定的电压，没有在导电层(30)的下部形成沟道，从而将其他元件(例如P沟道型MOS晶体管1)与下拉电阻(2)分离。电阻层(20)与元件分离绝缘膜不接触。在由元件分离绝缘膜围绕的一个区域内形成PMOS(1)和下拉电阻(2)这两者。