-
公开(公告)号:CN106953068A
公开(公告)日:2017-07-14
申请号:CN201610821696.3
申请日:2016-09-13
IPC: H01M4/36 , H01M4/38 , H01M4/62 , H01M10/052 , H01M4/134
CPC classification number: H01M4/364 , H01M4/134 , H01M4/1395 , H01M4/366 , H01M4/386 , H01M4/587 , H01M4/622 , H01M4/624 , H01M4/625 , H01M4/626 , H01M10/052 , H01M10/0525 , H01M12/08 , Y02E60/128 , H01M4/628
Abstract: 公开了电极活性材料、包括其的电极和二次电池、及其制备方法。所述电极活性材料包括二次颗粒,所述二次颗粒包括:多个包括含硅材料的一次颗粒;导电材料;和化学交联的水不溶性的聚合物。
-
公开(公告)号:CN106953068B
公开(公告)日:2021-11-26
申请号:CN201610821696.3
申请日:2016-09-13
IPC: H01M4/36 , H01M4/38 , H01M4/62 , H01M10/052 , H01M4/134
Abstract: 公开了电极活性材料、包括其的电极和二次电池、及其制备方法。所述电极活性材料包括二次颗粒,所述二次颗粒包括:多个包括含硅材料的一次颗粒;导电材料;和化学交联的水不溶性的聚合物。
-
公开(公告)号:CN105489853A
公开(公告)日:2016-04-13
申请号:CN201510644729.7
申请日:2015-10-08
IPC: H01M4/36 , H01M10/0525
CPC classification number: H01M4/364 , H01M4/131 , H01M4/133 , H01M4/134 , H01M4/139 , H01M4/38 , H01M4/386 , H01M4/387 , H01M4/463 , H01M4/485 , H01M4/587 , H01M10/052 , H01M2004/027 , H01M10/0525
Abstract: 本发明涉及复合负极活性材料及其制备方法、负极和锂二次电池。复合负极活性材料包括:压电材料;和负极活性材料。另外,负极包括所述复合负极活性材料,和锂二次电池包括所述负极。
-
公开(公告)号:CN105489853B
公开(公告)日:2019-06-21
申请号:CN201510644729.7
申请日:2015-10-08
IPC: H01M4/36 , H01M10/0525
CPC classification number: H01M4/364 , H01M4/131 , H01M4/133 , H01M4/134 , H01M4/139 , H01M4/38 , H01M4/386 , H01M4/387 , H01M4/463 , H01M4/485 , H01M4/587 , H01M10/052 , H01M2004/027
Abstract: 本发明涉及复合负极活性材料及其制备方法、负极和锂二次电池。复合负极活性材料包括:压电材料;和负极活性材料。另外,负极包括所述复合负极活性材料,和锂二次电池包括所述负极。
-
公开(公告)号:CN119998957A
公开(公告)日:2025-05-13
申请号:CN202380073662.9
申请日:2023-06-16
Applicant: 三星SDI株式会社 , 檀国大学校产学协力团
IPC: H01M4/133 , H01M4/62 , H01M10/052 , H01M4/02
Abstract: 本发明涉及一种用于可再充电锂电池的负电极和包括该负电极的可再充电锂电池,该负电极包括集流体、保护层以及设置在集流体与保护层之间且包含负电极活性物质的负电极活性物质的层,其中,保护层包括纤维,纤维包括核和壳,核包含可以与锂形成合金的金属,壳围绕核并且包括非导电聚合物。
-
公开(公告)号:CN114360606A
公开(公告)日:2022-04-15
申请号:CN202111145948.2
申请日:2021-09-28
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器件包括:第一存储区和第二存储区,第一存储区包括第一存储单元和第一模拟电路,第二存储区包括第二存储单元和第二模拟电路;控制逻辑电路,其确定模拟电路的开启/关闭状态,其中,处于开启状态的每个模拟电路将外部电源电压转换为用于每个存储单元的操作的内部工作电压;以及输入/输出电路,其选择用于使用内部工作电压执行数据输入/输出的输入/输出存储区,其中,第一存储单元和第二存储单元的数据输入/输出被顺序地执行,并且当第一存储单元的数据输入/输出被执行时,第一模拟电路和第二模拟电路的每一者中的至少一个一起被开启。
-
-
-
-
-