公开(公告)号：CN101312175A

公开(公告)日：2008-11-26

申请号：CN200810005626.6

申请日：2008-02-14

申请人： 三星电子株式会社

发明人： 朴星柱 ,  高基显 ,  尹永 ,  金秀暻

IPC分类号： H01L23/488 ,  H01L25/065 ,  H01L23/498 ,  G11C5/06 ,  G11C5/04 ,  G11C5/00 ,  H05K1/02 ,  H05K1/18

CPC分类号： H01L25/0657 ,  G11C5/04 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明涉及半导体存储器件、存储器件支承体和存储模块。在一个实施例中，一种半导体存储器件至少包括第一半导体存储管芯，所述半导体存储器件的表面包括多个连接器。所述多个连接器中的至少一个电连接到所述第一半导体存储管芯。所述多个连接器至少包括第一和第二控制信号连接器。所述第一控制信号连接器用于第一类型的第一控制信号，所述第二控制信号连接器用于第一类型的第二控制信号，所述第一和第二控制信号连接器设置在所述表面的不同区域内。例如，所述第一类型可以是片选信号、时钟启用信号或管芯上端子启用信号。

公开(公告)号：CN118678662A

公开(公告)日：2024-09-20

申请号：CN202311531362.9

申请日：2023-11-16

申请人： 三星电子株式会社

发明人： 金秀暻 ,  黄灿 ,  郑钟贤 ,  李茂松

IPC分类号： H10B12/00 ,  H10B61/00 ,  H10B63/00 ,  H10B63/10

摘要： 一种制造半导体器件的方法可以包括：提供包括单元区域和外围区域的衬底；在所述单元区域上形成单元栅极结构；在所述外围区域上形成外围栅极结构；在所述单元区域上形成位线结构；形成初步导电层以覆盖所述位线结构和所述外围栅极结构；和蚀刻所述初步导电层以形成定位焊盘和外围导电焊盘。蚀刻所述初步导电层可以包括在所述初步导电层上形成下层和光致抗蚀剂层，对所述光致抗蚀剂层执行第一曝光工艺，对所述光致抗蚀剂层执行第二曝光工艺，和使用所述光致抗蚀剂层和所述下层作为蚀刻掩模蚀刻所述初步导电层。所述第一曝光工艺可以将所述光致抗蚀剂层的位于所述单元区域上的部分曝露于光。

公开(公告)号：CN101232009A

公开(公告)日：2008-07-30

申请号：CN200810004587.8

申请日：2008-01-25

申请人： 三星电子株式会社

发明人： 朴星柱 ,  高基显 ,  尹永 ,  金秀暻

IPC分类号： H01L25/00 ,  H01L23/488 ,  H01L21/60 ,  G11C5/04 ,  G06F1/16 ,  H05K1/18 ,  H05K3/32

CPC分类号： H05K1/0246 ,  H01L2924/0002 ,  H05K1/181 ,  H05K2201/10022 ,  H05K2201/10159 ,  H05K2201/10522 ,  H01L2924/00

摘要： 本发明公开一种集成电路模块的结构。该结构包括布线板、多个集成电路和至少一个终端电阻电路。布线板具有在至少一个表面上的安装区域。多个集成电路安装在布线板的安装区域中并在第一方向上彼此分开。至少一个终端电阻电路布置在至少两个相邻的集成电路之间，并耦接至多个集成电路中最后一个的输出。

公开(公告)号：CN101232009B

公开(公告)日：2012-01-18

申请号：CN200810004587.8

申请日：2008-01-25

申请人： 三星电子株式会社

发明人： 朴星柱 ,  高基显 ,  尹永 ,  金秀暻

IPC分类号： H01L25/00 ,  H01L23/488 ,  H01L21/60 ,  G11C5/04 ,  G06F1/16 ,  H05K1/18 ,  H05K3/32

CPC分类号： H05K1/0246 ,  H01L2924/0002 ,  H05K1/181 ,  H05K2201/10022 ,  H05K2201/10159 ,  H05K2201/10522 ,  H01L2924/00

摘要： 本发明公开一种集成电路模块的安装结构。该结构包括布线板、多个集成电路和至少一个终端电阻电路。布线板具有在至少一个表面上的安装区域。多个集成电路安装在布线板的安装区域中并在第一方向上彼此分开。至少一个终端电阻电路布置在至少两个相邻的集成电路之间，并耦接至多个集成电路中最后一个的输出。

公开(公告)号：CN117412591A

公开(公告)日：2024-01-16

申请号：CN202310861040.4

申请日：2023-07-13

申请人： 三星电子株式会社

发明人： 金秀暻 ,  黄灿 ,  崔贞姬

IPC分类号： H10B12/00

摘要： 提供了一种制造半导体装置的方法，所述方法包括以下步骤：在下结构上形成具有第一厚度的光致抗蚀剂层；使光致抗蚀剂层的一部分曝光以形成光致抗蚀剂层的曝光部分和非曝光部分；去除光致抗蚀剂层的一部分以形成具有小于第一厚度的第二厚度的光致抗蚀剂层；以及去除具有第二厚度的光致抗蚀剂层的曝光部分或非曝光部分以形成光致抗蚀剂图案。

公开(公告)号：CN117518728A

公开(公告)日：2024-02-06

申请号：CN202310808715.9

申请日：2023-07-03

申请人： 三星电子株式会社

发明人： 金秀暻 ,  黄灿 ,  郑钟贤 ,  李茂松

IPC分类号： G03F7/20 ,  G03F7/38

摘要： 公开了一种用于形成抗蚀图案的方法。根据该方法，通过使用无机光刻胶在衬底上形成感光层。用深紫外(DUV)光照射感光层。在照射DUV光之后，用极紫外(EUV)光照射感光层。对暴露于EUV光的感光层进行加热。对加热后的感光层进行显影。