公开(公告)号：CN101009141B

公开(公告)日：2010-05-19

申请号：CN200710003745.3

申请日：2007-01-24

Applicant: 三星电子株式会社

Inventor： 金琼炫 ,  李载雄

IPC: G11C29/16

CPC classification number: G11C29/46 ,  G11C29/14

Abstract: 一种半导体存储设备，包括，控制信号发生器，用于组合从外部部分施加的命令信号以生成测试信号；设置/重置信号发生器，用于响应于该测试信号而接收从外部部分施加的模式设置信号，并且当该模式设置信号是指定单个设置/重置的信号时，生成第一设置/重置信号；测试逻辑部分，用于响应于该测试信号而存储并然后输出该模式设置信号；设置/重置主信号发生器，用于接收该第一设置/重置信号以输出用于共同控制该半导体存储设备中的内部块的测试模式的设置/重置主信号；以及测试控制信号发生器，用于组合该测试逻辑部分的输出信号以生成多个控制信号，并响应于所述多个控制信号而生成该设置/重置主信号作为多个测试控制信号。

公开(公告)号：CN101425326A

公开(公告)日：2009-05-06

申请号：CN200810171019.7

申请日：2008-10-31

Applicant: 三星电子株式会社

Inventor： 金琼炫 ,  文龙三

IPC: G11C7/10 ,  G11C7/22

CPC classification number: G11C7/20 ,  G11C7/02 ,  G11C7/1006 ,  G11C7/1078 ,  G11C7/1084 ,  G11C27/02

Abstract: 一种用在半导体存储设备中的DFE电路及其初始化方法。在具有间断数据传输的半导体存储设备中所使用的初始化DFE电路的所述方法中，所述DFE电路可以用来响应于之前数据的电平而改变采样参考电平并且采样传输数据。所述方法包括在预定终止电平处终止具有所述传输数据的传输的数据信道，以及控制所述传输数据的采样开始时间点作为先于所述传输数据传输时间点预定时间的时间点。进一步，可以基于在所述传输数据开始时间点处、通过所述数据通道的预采样所获得的初始数据执行所述之前数据的初始化，从而获得所述DFE电路的初始化并且补偿反馈延迟。

公开(公告)号：CN101009141A

公开(公告)日：2007-08-01

申请号：CN200710003745.3

申请日：2007-01-24

Applicant: 三星电子株式会社

Inventor： 金琼炫 ,  李载雄

IPC: G11C29/16

CPC classification number: G11C29/46 ,  G11C29/14

Abstract: 一种半导体存储设备，包括，控制信号发生器，用于组合从外部部分施加的命令信号以生成测试信号；设置/重置信号发生器，用于响应于该测试信号而接收从外部部分施加的模式设置信号，并且当该模式设置信号是指定单个设置/重置的信号时，生成第一设置/重置信号；测试逻辑部分，用于响应于该测试信号而存储并然后输出该模式设置信号；设置/重置主信号发生器，用于接收该第一设置/重置信号以输出用于共同控制该半导体存储设备中的内部块的测试模式的设置/重置主信号；以及测试控制信号发生器，用于组合该测试逻辑部分的输出信号以生成多个控制信号，并响应于所述多个控制信号而生成该设置/重置主信号作为多个测试控制信号。