公开(公告)号：CN114093873A

公开(公告)日：2022-02-25

申请号：CN202110798174.7

申请日：2021-07-14

Applicant: 三星电子株式会社

Inventor： 金永官 ,  权赫准 ,  全在范

IPC: H01L27/11519 ,  H01L27/11521 ,  H01L27/11531 ,  H01L27/11548

Abstract: 提供了一种半导体存储元件。所述半导体存储元件包括：衬底，包括存储单元区和外围电路区；有源区，位于所述存储单元区中；栅图案，掩埋在所述有源区中；导线，设置在所述栅图案上；第一区，包括设置在所述外围电路区中的多个外围元件；虚设图案，掩埋在所述外围电路区中；以及第二区，包括所述虚设图案并且不与所述第一区重叠。

公开(公告)号：CN103594107A

公开(公告)日：2014-02-19

申请号：CN201310357364.0

申请日：2013-08-16

Applicant: 三星电子株式会社

Inventor： 李在永 ,  姜奉辰 ,  黃正花 ,  廉基雄 ,  金永官 ,  孙东贤

IPC: G11C7/12 ,  G11C8/08 ,  G11C11/16

CPC classification number: G11C11/1653 ,  G11C7/1054 ,  G11C7/1081 ,  G11C11/161 ,  G11C11/1655 ,  G11C11/1657 ,  G11C11/1659 ,  G11C11/1673 ,  G11C11/1675

Abstract: 提供了一种包括列译码器、多个子单元块以及位线选择电路的半导体存储设备。列译码器被配置为对列地址进行译码，并且驱动列选择信号。每一个子单元块包括多个位线、多个字线、以及被连接到多个位线和多个字线的多个存储单元。位线选择器电路包括多个位线连接控制器，并且被配置为响应于列选择信号来选择一个或者多个位线。分别响应于列选择信号的第一和第二列选择信号，每一个位线连接控制器将相应的第一位线电耦接到对应的第一和第二局部输入/输出（I/O）线。