公开(公告)号：CN114372011A

公开(公告)日：2022-04-19

申请号：CN202110796960.3

申请日：2021-07-14

Applicant: 三星电子株式会社

Inventor： 李正浩 ,  南喜铉 ,  申载昊 ,  申孝德 ,  刘永健 ,  田仑澔 ,  郑园燮 ,  郑二品 ,  崔赫埈

IPC: G06F13/16 ,  G06F12/0862 ,  G06F12/0866

Abstract: 提供了一种用于访问设备附加存储器的系统、设备和方法。经由总线连接到主机处理器的设备包括：加速器电路，所述加速器电路被配置为基于从所述主机处理器接收到的消息进行操作；和控制器，所述控制器被配置为控制对连接到所述设备的存储器的访问，其中，所述控制器还被配置为响应于从所述加速器电路接收到的读取请求向所述主机处理器提供请求一致性解析的第一消息，以及从所述存储器预取第一数据。

公开(公告)号：CN114442916A

公开(公告)日：2022-05-06

申请号：CN202110832714.9

申请日：2021-07-22

Applicant: 三星电子株式会社

Inventor： 南喜铉 ,  李正浩 ,  郑园燮 ,  郑二品 ,  崔赫埈

IPC: G06F3/06

Abstract: 提供了一种存储器设备、主机系统及操作存储器设备的方法。所述存储器设备被配置为通过互连件与多个主机设备通信，并且包括具有多个存储区域的存储器，所述多个存储区域包括被分配给第一主机设备的第一存储区域和被分配给第二主机设备的第二存储区域。所述存储器设备还包括直接存储器访问(DMA)引擎，所述DMA引擎被配置为：基于来自所述第一主机设备的、包括将存储在所述第一存储区域中的数据复制到所述第二存储区域的复制命令的请求，从所述第一存储区域读取所存储的所述数据，并将所读取的所述数据写入所述第二存储区域，而不将所读取的所述数据输出到所述互连件。

公开(公告)号：CN118210740A

公开(公告)日：2024-06-18

申请号：CN202311700848.0

申请日：2023-12-12

Applicant: 三星电子株式会社 ,  延世大学校产学协力团

Inventor： 李智源 ,  鲁元宇 ,  郑二品 ,  葛弘周 ,  高建 ,  李现旭

IPC: G06F12/1009 ,  G06F12/1045

Abstract: 提供了存储器管理单元和遍历多级页表的方法。所述存储器管理单元包括：TLB，所述TLB被配置为高速缓存包括虚拟帧号与物理帧号之间的映射关系的PTE，并且使用所高速缓存的PTE来将虚拟地址转换成物理地址。页表遍历请求队列被配置为：当发生了TLB未命中时使与虚拟页号相对应的页表遍历请求排队，并且一个或更多个PTW被配置为：从主存储器获取PTE，并且使用所述PTE来将虚拟页号转换成物理帧号。PTW被配置为：选择对应虚拟页号的具有相同基地址的关联页表遍历请求，连续地提供用于获取与所述关联页表遍历请求相对应的PTE的高速缓存行请求，获取与关联PTE请求相对应的PTE，并且将所获取的PTE提供给所述TLB。

公开(公告)号：CN115878517A

公开(公告)日：2023-03-31

申请号：CN202210699555.4

申请日：2022-06-20

Applicant: 三星电子株式会社

Inventor： 郑园燮 ,  南喜铉 ,  刘永健 ,  李正浩 ,  田仑澔 ,  郑二品 ,  尹燦湖

IPC: G06F13/16 ,  G06F13/40

Abstract: 公开了存储器装置、存储器装置的操作方法和电子装置。所述存储器装置包括：第一类型的第一存储器；与第一类型不同的第二类型的第二存储器；以及存储器控制器。存储器控制器接收访问请求以及与外部处理器的工作相关的工作负载信息，使用工作负载信息来处理访问请求，以及响应于访问请求，访问第一存储器和第二存储器中的至少一者。

公开(公告)号：CN114356790A

公开(公告)日：2022-04-15

申请号：CN202110795792.6

申请日：2021-07-14

Applicant: 三星电子株式会社

Inventor： 李正浩 ,  郑二品 ,  刘永健 ,  田仑澔

IPC: G06F12/02 ,  G06F12/06 ,  G06F12/0802

Abstract: 提供了一种用于间接寻址的系统、设备和方法。所述方法由经由总线连接到主机处理器的设备执行，所述方法包括：向存储器提供包括第一地址的第一读取请求；从所述存储器接收存储在所述存储器的与所述第一地址相对应的第一区域中的第二地址；向所述存储器提供包括所述第二地址的第二读取请求；以及从所述存储器接收存储在所述存储器的与所述第二地址相对应的第二区域中的第一数据，其中，所述第一读取请求还包括指示所述第一地址是所述第一数据的间接地址的第一信息。

公开(公告)号：CN114328306A

公开(公告)日：2022-04-12

申请号：CN202111144318.3

申请日：2021-09-28

Applicant: 三星电子株式会社

Inventor： 崔赫埈 ,  田仑澔 ,  刘永健 ,  申孝德 ,  郑二品

IPC: G06F13/16 ,  G06F13/42

Abstract: 提供了一种智能存储装置。所述智能存储装置包括连接到主机装置的智能接口。加速器电路通过CXL.cache协议和CXL.mem协议的数据总线连接到智能接口。加速器电路被配置为响应于主机装置的计算命令而执行加速计算。存储控制器通过符合CXL.io协议的数据总线连接到智能接口。存储控制器被配置为响应于主机装置的数据访问命令而控制针对存储装置的数据访问操作。加速器电路能够通过直接连接到存储控制器的内部总线而直接访问存储装置。