公开(公告)号：CN107622778A

公开(公告)日：2018-01-23

申请号：CN201710112702.2

申请日：2017-02-28

Applicant: 三星电子株式会社

Inventor： 蔡官烨 ,  南润智 ,  吴知训 ,  李信泳 ,  崔钟伦

IPC: G11C7/10 ,  G06F12/08

CPC classification number: G06F3/0601 ,  G06F3/0683 ,  G06F12/0238 ,  G06F13/1678 ,  G06F13/1689 ,  G06F13/4072 ,  G11C5/04 ,  G11C7/1078 ,  G11C7/1093 ,  G11C8/12 ,  G11C29/023 ,  G11C29/028 ,  Y02D10/14 ,  Y02D10/151

Abstract: 接口电路可以包括第一FIFO电路和第二FIFO电路。第一FIFO电路可以基于第一采样信号和第二采样信号产生第一输出数据。第二FIFO电路可以基于第三采样信号和第四采样信号产生第二输出数据。第一FIFO电路和第二FIFO电路可以交叉复位。

公开(公告)号：CN110021310B

公开(公告)日：2025-01-10

申请号：CN201910018759.5

申请日：2019-01-09

Applicant: 三星电子株式会社

Inventor： 蔡官烨 ,  朴相勋

IPC: G11C7/08 ,  G11C7/10

Abstract: 提供读取余量控制电路。读取余量控制电路包括：延迟电路，延迟数据输入/输出信号并生成具有彼此不同相位的延迟信号；采样器，基于数据选通信号对延迟信号进行采样以生成采样值；以及确定器，被配置为基于采样值确定数据输入/输出信号的数据有效窗口。

公开(公告)号：CN107622778B

公开(公告)日：2023-04-07

申请号：CN201710112702.2

申请日：2017-02-28

Applicant: 三星电子株式会社

Inventor： 蔡官烨 ,  南润智 ,  吴知训 ,  李信泳 ,  崔钟伦

IPC: G11C7/10 ,  G06F12/08

Abstract: 接口电路可以包括第一FIFO电路和第二FIFO电路。第一FIFO电路可以基于第一采样信号和第二采样信号产生第一输出数据。第二FIFO电路可以基于第三采样信号和第四采样信号产生第二输出数据。第一FIFO电路和第二FIFO电路可以交叉复位。

公开(公告)号：CN110007154A

公开(公告)日：2019-07-12

申请号：CN201811560014.3

申请日：2018-12-19

Applicant: 三星电子株式会社

Inventor： 蔡官烨 ,  崔钟伦

IPC: G01R29/02 ,  G11C29/12

Abstract: 提供了一种数字测量电路，包括：第一输入触发器，通过数据输入端子接收第一信号，通过时钟输入端子接收第一时钟信号，并且输出第二信号；第二输入触发器，通过数据输入端子接收第二信号，通过时钟输入端子接收第二时钟信号，该第二时钟信号是第一时钟信号的反相信号，并且输出第三信号；以及延迟线，接收第二信号并且输出第一至第n输出信号，其中n是大于一的整数，并且基于第三信号对第一至第n输出信号进行采样以输出第一至第n采样信号。

公开(公告)号：CN1941623A

公开(公告)日：2007-04-04

申请号：CN200610093841.7

申请日：2006-06-20

Applicant: 三星电子株式会社

Inventor： 蔡官烨

IPC: H03K5/13 ,  H03K5/14

CPC classification number: H03H11/26 ,  H03K5/133 ,  H03K2005/00058 ,  H03K2005/00065 ,  H03K2005/00156

Abstract: 延迟线包括可调节延迟单元，其响应于控制信号，而调节通过该可调节延迟单元而发送对该可调节延迟单元的输入信号的速度。多个设置延迟单元与该可调节延迟单元串联耦接，所述多个设置延迟单元将通过所述设置延迟单元的、对相应的设置延迟单元的输入信号的发送延迟不响应于该控制信号而变化的量。还提供了具有可调节的延迟时间的延迟单元。

公开(公告)号：CN110007154B

公开(公告)日：2024-06-25

申请号：CN201811560014.3

申请日：2018-12-19

Applicant: 三星电子株式会社

Inventor： 蔡官烨 ,  崔钟伦

IPC: G01R29/02 ,  G11C29/12

Abstract: 提供了一种数字测量电路，包括：第一输入触发器，通过数据输入端子接收第一信号，通过时钟输入端子接收第一时钟信号，并且输出第二信号；第二输入触发器，通过数据输入端子接收第二信号，通过时钟输入端子接收第二时钟信号，该第二时钟信号是第一时钟信号的反相信号，并且输出第三信号；以及延迟线，接收第二信号并且输出第一至第n输出信号，其中n是大于一的整数，并且基于第三信号对第一至第n输出信号进行采样以输出第一至第n采样信号。

公开(公告)号：CN110021315A

公开(公告)日：2019-07-16

申请号：CN201910015369.2

申请日：2019-01-08

Applicant: 三星电子株式会社

Inventor： 蔡官烨 ,  李炯权

IPC: G11C7/22

Abstract: 本申请提供一种用于多区块存储器的接口电路。所述电路包括：第一延迟线电路，其通过延迟第二数据选通来产生第一数据选通，以使得所述第一数据选通的边沿在第一时间间隔中对齐；以及采样电路，其在所述第一数据选通的边沿对所述第一数据信号采样，其中，多个数据信号包括所述第一数据信号和所述第二数据信号，其中所述多个数据信号的时序从参考数据选通的参考时序偏离多个时长，其中，所述第一数据信号从所述参考时序偏离所述多个时长中的第一时长，并且其中，所述第二数据选通的边沿在第二时间间隔中对齐，其中，所述第二数据信号的时序从所述参考时序偏离所述多个时长中的最短时长。

公开(公告)号：CN110021310A

公开(公告)日：2019-07-16

申请号：CN201910018759.5

申请日：2019-01-09

Applicant: 三星电子株式会社

Inventor： 蔡官烨 ,  朴相勋

IPC: G11C7/08 ,  G11C7/10

Abstract: 提供读取余量控制电路。读取余量控制电路包括：延迟电路，延迟数据输入/输出信号并生成具有彼此不同相位的延迟信号；采样器，基于数据选通信号对延迟信号进行采样以生成采样值；以及确定器，被配置为基于采样值确定数据输入/输出信号的数据有效窗口。

公开(公告)号：CN110011646A

公开(公告)日：2019-07-12

申请号：CN201811549095.7

申请日：2018-12-18

Applicant: 三星电子株式会社

Inventor： 李信泳 ,  蔡官烨

IPC: H03K5/133

Abstract: 一种延迟控制电路包括：第一步进延迟单元，包括第一开关和第一电容器，第一开关的第一端连接到第一节点，第一电容器连接到第一开关的第二端；第二步进延迟单元，包括第二开关和第二电容器，第二开关的第一端连接到第二节点，第二电容器连接到第二开关的第二端；以及第一反相器，被配置为将第一步进延迟单元的输出耦接到第二步进延迟单元的输入，其中，第一开关和第二开关通过相同的控制信号接通和断开。

公开(公告)号：CN110069802B

公开(公告)日：2025-01-07

申请号：CN201811562864.7

申请日：2018-12-20

Applicant: 三星电子株式会社

Inventor： 蔡官烨 ,  崔钟伦

IPC: G06F30/398

Abstract: 为了设计集成电路，接收限定集成电路的输入数据，并且在标准单元库中提供具有不同延迟特性的多个负载标准单元。基于输入数据和标准单元库执行布设和布线，并且基于布设和布线的结果产生限定集成电路的输出数据。通过使用负载标准单元设计具有延迟匹配和占空比调整的集成电路，提高了集成电路的设计效率和性能。