公开(公告)号：CN119562758A

公开(公告)日：2025-03-04

申请号：CN202410932156.7

申请日：2024-07-12

Applicant: 三星电子株式会社

Inventor： 李睿璱 ,  闵淙渶 ,  郑圭镐 ,  朴晙晰 ,  白智睿 ,  李真旭

IPC: H10N97/00 ,  H10B12/00

Abstract: 集成电路器件包括：下部电极；覆盖所述下部电极的电介质膜；覆盖所述电介质膜的上部电极；以及在所述电介质膜和所述上部电极之间的多层界面结构，其中所述多层界面结构包括：包括Al原子分散于其中的过渡金属氧化物层的过渡金属‑铝(Al)复合氧化物层，所述过渡金属‑Al复合氧化物层与所述电介质膜接触；和包括金属氧化物或金属氧氮化物的上部界面层，所述上部界面层与所述过渡金属‑Al复合氧化物层接触。

公开(公告)号：CN117355133A

公开(公告)日：2024-01-05

申请号：CN202310793937.8

申请日：2023-06-30

Applicant: 三星电子株式会社

Inventor： 郑圭镐 ,  闵淙渶 ,  白智睿 ,  李睿璱 ,  李真旭 ,  崔原湜

IPC: H10B12/00 ,  H01L23/64 ,  H10N97/00

Abstract: 一种集成电路器件可以包括在衬底上方的多个下电极、在所述多个下电极之间的支撑件、在所述多个下电极上的上电极、以及在上电极和所述多个下电极之间的电容器电介质膜。支撑件可以包括金属氧化物、金属氮化物和金属氮氧化物中的一种。电容器电介质膜的一部分可以包括掺杂剂。电容器电介质膜的所述一部分中的掺杂剂和支撑件中的金属可以是相同的金属。

公开(公告)号：CN117476454A

公开(公告)日：2024-01-30

申请号：CN202310922434.6

申请日：2023-07-25

Applicant: 三星电子株式会社

Inventor： 白智睿 ,  林义郎

IPC: H01L21/3205 ,  H01L21/3213 ,  H10B12/00

Abstract: 本发明提供一种用于制造半导体器件的方法，该方法包括：在衬底上依次堆叠牺牲层和支撑层、形成穿透牺牲层和支撑层以与衬底接触的底电极、图案化支撑层以形成将底电极彼此连接的支撑图案、去除牺牲层以暴露底电极的表面、在底电极的暴露表面和支撑图案的表面上沉积导电层、以及蚀刻导电层。蚀刻导电层包括选择性地去除在支撑图案上的导电层以暴露支撑图案的所述表面。沉积导电层和蚀刻导电层在同一腔室中交替地执行。

公开(公告)号：CN117355132A

公开(公告)日：2024-01-05

申请号：CN202310779989.X

申请日：2023-06-29

Applicant: 三星电子株式会社

Inventor： 郑圭镐 ,  闵淙渶 ,  白智睿 ,  李睿璱 ,  李真旭 ,  郑昌和

IPC: H10B12/00

Abstract: 一种制造集成电路器件的方法，可以包括：在衬底之上形成多个下电极；形成被配置为支撑多个下电极的支撑体；在多个下电极和支撑体上形成介电膜；以及在介电膜上形成上电极。介电膜可以包括在多个下电极的每个的外表面和支撑体的外表面上的下泄漏电流防止层、在下泄漏电流防止层上的第一电容器材料层、在第一电容器材料层上的上材料层以及在上材料层上的第二电容器材料层。