公开(公告)号：CN117936502A

公开(公告)日：2024-04-26

申请号：CN202310750217.3

申请日：2023-06-25

Applicant: 三星电子株式会社

Inventor： 全光宰 ,  金暋起 ,  申亨澈 ,  李元一 ,  李赫宰 ,  赵恩彬

IPC: H01L23/498 ,  H01L23/538

Abstract: 公开了一种包括下部结构和上部结构的半导体封装件。下部结构包括第一半导体衬底、垂直地穿过第一半导体衬底的第一贯通通路、连接到第一贯通通路的第一信号焊盘、在第一信号焊盘之间并且与第一贯通通路电隔离的第一虚设焊盘以及围绕第一信号焊盘和第一虚设焊盘的第一电介质层。上部结构包括第二半导体衬底、第二信号焊盘和第二虚设焊盘以及围绕第二信号焊盘和第二虚设焊盘的第二电介质层。第一信号焊盘与相应的第二信号焊盘接触。第一虚设焊盘与相应的第二虚设焊盘接触。第一虚设焊盘之间的第一间隔是第一信号焊盘之间的第二间隔的0.5至1.5倍。

公开(公告)号：CN117637626A

公开(公告)日：2024-03-01

申请号：CN202310644708.X

申请日：2023-06-01

Applicant: 三星电子株式会社

Inventor： 李元一 ,  申亨澈 ,  全光宰 ,  赵恩彬

IPC: H01L23/31 ,  H01L23/498 ,  H01L23/528

Abstract: 一种半导体封装包括：第一半导体芯片，包括第一主区域和第一边缘区域；以及第二半导体芯片，在第一半导体芯片上并包括第二主区域和第二边缘区域。第一半导体芯片包括：第一主焊盘和第一虚设焊盘，在第一半导体芯片的顶表面上，分别位于第一主区域和第一边缘区域上。第二半导体芯片包括：第一半导体衬底；布线层，在第一半导体衬底下方并包括布线介电层和布线图案；以及第二主焊盘和第二虚设焊盘，在布线层下方，分别位于第二主区域和第二边缘区域上。第二主区域上布线层的厚度大于第二边缘区域上布线层的厚度。