公开(公告)号：CN116390493A

公开(公告)日：2023-07-04

申请号：CN202211641903.9

申请日：2022-12-20

Applicant: 三星电子株式会社

Inventor： 陆然根 ,  金爀 ,  李荣湜

IPC: H10B43/35 ,  H10B43/27 ,  H01L21/768

Abstract: 本发明提供一种三维半导体存储器件和包括三维半导体存储器件的电子系统，三维半导体存储器件包括：基板，包括第一区域和第二区域，第二区域从第一区域延伸；堆叠，包括交替且重复地堆叠在基板上的层间绝缘层和栅电极，堆叠在第二区域上具有阶梯结构；覆盖堆叠的阶梯结构的绝缘层；第一垂直沟道结构，在第一区域上，穿透堆叠并与基板接触；第一接触插塞，在第二区域上并穿透绝缘层和堆叠；以及第一绝缘焊盘，在绝缘层中并且分别包围第一接触插塞的上部，其中第一绝缘焊盘在水平方向上与第一垂直沟道结构重叠。

公开(公告)号：CN116782638A

公开(公告)日：2023-09-19

申请号：CN202310221709.3

申请日：2023-03-09

Applicant: 三星电子株式会社

Inventor： 全桓彻 ,  金渊秀 ,  李荣湜 ,  金爀 ,  朴相郁

IPC: H10B12/00

Abstract: 提供了半导体存储器件及制造其的方法。所述半导体存储器件包括：衬底；接触电极，在第一方向上延伸，每个所述接触电极包括具有第一厚度的连接部和具有第二厚度的着陆部；最上面的接触电极，位于所述接触电极上方，接触电极在所述第一方向上比所述最上面的接触电极长并且限定台阶结构；晶体管主体，在第二方向上延伸，并且具有在第二方向上顺序排列的第一源极/漏极区、单晶沟道层和第二源极/漏极区，单晶沟道层连接到对应的所述接触电极；下电极层，连接到每个所述晶体管主体的所述第二源极/漏极区；电容器电介质层，覆盖所述下电极层并具有均匀的厚度；以及上电极层，与下电极层通过电容器电介质层分离。

公开(公告)号：CN116709783A

公开(公告)日：2023-09-05

申请号：CN202310177405.1

申请日：2023-02-28

Applicant: 三星电子株式会社

Inventor： 李荣湜 ,  金赫 ,  陆然根

IPC: H10B43/30 ,  H10B43/20

Abstract: 提供了一种半导体装置和包括该半导体装置的电子系统。该半导体装置可包括：堆叠结构，其包括堆叠在衬底上的电极、介于电极之间的层间绝缘层、和覆盖电极中的最上面的电极的上绝缘层；以及竖直结构，其在竖直方向上穿过堆叠结构，层间绝缘层中的每一个可具有第一厚度，上绝缘层可具有大于第一厚度的第二厚度，并且上绝缘层可包括与层间绝缘层中的每一个的绝缘材料不同的绝缘材料。

公开(公告)号：CN116113236A

公开(公告)日：2023-05-12

申请号：CN202211409023.9

申请日：2022-11-10

Applicant: 三星电子株式会社

Inventor： 朴珍荣 ,  金爀 ,  陆然根 ,  李荣湜

IPC: H10B12/00

Abstract: 半导体存储器件可以包括：单元衬底，包括单元阵列区、第一延伸区和第二延伸区以及贯通区；第一模制结构，包括以阶梯式堆叠的第一栅电极；第一层间绝缘层，在第二延伸区上的第一栅电极上共形地延伸；第二层间绝缘层，在第一层间绝缘层上；第二模制结构，包括在第二层间绝缘层上并以阶梯式堆叠在第一延伸区上的第二栅电极；沟道结构，在单元阵列区上的第一模制结构和第二模制结构中；第一单元接触结构，在第二延伸区上的第一模制结构中；以及第二单元接触结构，在第一延伸区上的第一模制结构和第二模制结构中。第一层间绝缘层和第二层间绝缘层可以具有不同的杂质浓度。