公开(公告)号：CN114141285A

公开(公告)日：2022-03-04

申请号：CN202111017758.2

申请日：2021-08-31

Applicant: 三星电子株式会社

Inventor： 李民揆 ,  朴宰佑 ,  孙永训 ,  崔荣暾 ,  陈炯珉 ,  崔桢焕

IPC: G11C7/22

Abstract: 可以提供一种操作存储器件的方法，该方法包括：通过时钟接收引脚接收外部控制器发送的具有M个电平的多电平信号，其中，M是大于2的自然数；以及对多电平信号进行解码以恢复数据总线倒置(DBI)数据、数据屏蔽(DM)数据、循环冗余校验(CRC)数据或纠错码(ECC)数据中的至少一个。多电平信号是外部控制器发送的时钟信号，并且是基于中间参考信号摆动的信号，该中间参考信号是M个电平中的最小电平和最大电平之间的中间值。

公开(公告)号：CN118824319A

公开(公告)日：2024-10-22

申请号：CN202410113485.9

申请日：2024-01-26

Applicant: 三星电子株式会社

Inventor： 李民揆 ,  朴胜振 ,  李斗馥 ,  赵英喆

IPC: G11C11/4074

Abstract: 一种半导体装置包括：第一电力节点，所述第一电力节点被配置为供应第一电源电压；上拉电路，所述上拉电路电连接在所述第一电力节点与被配置为输出信号的输出节点之间；以及控制器，所述控制器被配置为将上拉控制代码输出到所述上拉电路。所述上拉电路包括在所述第一电力节点与所述输出节点之间彼此并联电连接的多个单位电路，并且所述多个单位电路包括第一单位电路和第二单位电路。由所述第一单位电路在所述第一电力节点与所述输出节点之间提供的电流路径的数量不同于由所述第二单位电路在所述第一电力节点与所述输出节点之间提供的电流路径的数量。

公开(公告)号：CN115775574A

公开(公告)日：2023-03-10

申请号：CN202210634067.5

申请日：2022-06-06

Applicant: 三星电子株式会社

Inventor： 李民揆 ,  赵英喆 ,  朴胜振 ,  崔荣暾 ,  崔桢焕

IPC: G11C7/22

Abstract: 提供一种时钟信号延迟路径单元和包括其的半导体存储器件。时钟信号延迟路径单元包括：第一延迟单元，包括：用于延迟并传输时钟信号的第一路由信号线、用于无信号衰减地传输通过第一路由信号线传输的时钟信号的第一中继器、以及用于延迟并传输从第一中继器输出的时钟信号的第二路由信号线；第二延迟单元，包括被配置为使从第一延迟单元提供的时钟信号反相以生成反相时钟信号的第一反相电路；以及第三延迟单元，包括：用于延迟并传输从第二延迟单元提供的反相时钟信号的第一分支信号线、用于传输通过第一分支信号线传输的反相时钟信号的第二中继器、以及用于延迟并传输从第二中继器输出的反相时钟信号的第二分支信号线。