公开(公告)号：CN1819191A

公开(公告)日：2006-08-16

申请号：CN200510129475.1

申请日：2005-12-09

Applicant: 三星电子株式会社

Inventor： 金度亨 ,  具昌佑 ,  李政埈 ,  高基显

IPC: H01L25/03 ,  H05K3/30

CPC classification number: G11C5/04 ,  H05K1/181 ,  H05K2201/09418 ,  H05K2201/10159 ,  H05K2203/1572 ,  Y02P70/611

Abstract: 本发明涉及一种存储模块及一种在PCB上安装存储器件以形成存储模块的方法，能够充分地减少不必要的走线空间，并改善信号衰减的性能。在具有伸长轴的印刷电路板(PCB)上安装并顺序连接至少两个存储器件以形成存储模块的方法中，至少一个存储器件安装在PCB的至少一面上，以便沿着至少一个存储器件纵轴的基线相对于PCB的伸长轴成锐角。

公开(公告)号：CN1604227A

公开(公告)日：2005-04-06

申请号：CN200410092129.6

申请日：2004-08-13

Applicant: 三星电子株式会社

Inventor： 苏秉世 ,  赵正显 ,  李政埈 ,  李载浚

IPC: G11C5/00 ,  H05K1/02 ,  G06F12/00 ,  G06F13/00

CPC classification number: G11C8/06 ,  G11C5/063 ,  G11C7/10 ,  H05K1/144 ,  H05K1/181

Abstract: 在存储器模块中，在该存储器模块内至少两个电路板中的一个电路板上配置一个缓冲器。该缓冲器是用于为在存储器模块内至少两个电路板上的存储器芯片缓冲信号的。

公开(公告)号：CN1822216A

公开(公告)日：2006-08-23

申请号：CN200610007026.4

申请日：2006-02-14

Applicant: 三星电子株式会社

Inventor： 李政埈

IPC: G11C7/22

CPC classification number: G11C7/20 ,  G11C7/1051 ,  G11C7/1066 ,  G11C7/1078 ,  G11C7/1093 ,  G11C7/22 ,  G11C7/222 ,  G11C29/02 ,  G11C29/022 ,  G11C29/023 ,  G11C29/028 ,  G11C29/50012 ,  G11C2207/2254

Abstract: 提供一种半导体存储装置和利用该装置的存储系统。半导体存储装置包括：输入数据延迟时间调节器，用于在输入数据延迟测试操作期间，响应于控制信号，改变输入延迟时间，选择n比特输入数据的一个比特，将所选的一个比特延迟输入延迟时间并输出延迟的比特；和输出数据延迟时间调节器，在输出数据延迟测试操作期间，响应于控制信号，改变输出延迟时间，选择m比特输出数据的一个比特，将所选的一个比特延迟输出延迟时间并输出延迟的比特，其中输入数据延迟时间调节器被配置用于n比特输入数据，并且其中输出数据延迟时间调节器被配置用于m比特输出数据。

公开(公告)号：CN1658325B

公开(公告)日：2012-07-04

申请号：CN200510003647.0

申请日：2005-01-10

Applicant: 三星电子株式会社

Inventor： 李政埈

IPC: G11C7/10 ,  G11C8/06 ,  G11C11/4093 ,  G11C11/4197

CPC classification number: G11C7/1084 ,  G11C7/1048 ,  G11C7/1078 ,  G11C2207/105

Abstract: 本发明涉及具有用于不同信号频率的不同端接器单元的存储装置。一种存储器包括耦合到第一管脚的第一端接器单元，用于接收具有第一频率分量的第一信号。存储器还包括耦合到第二管脚的第二端接器单元，用于接收具有高于第一频率分量的第二频率分量的第二信号。第一端接器单元是不同于第二端接器单元的类型，该第二端接器单元比该第一端接器单元提供更小的信号失真。例如，第一端接器单元是具有较少功率损耗的开放漏极类型，而第二端接器单元是具有较小信号失真的推挽类型。

公开(公告)号：CN1658325A

公开(公告)日：2005-08-24

申请号：CN200510003647.0

申请日：2005-01-10

Applicant: 三星电子株式会社

Inventor： 李政埈

IPC: G11C7/10 ,  G11C8/06 ,  G11C11/4093 ,  G11C11/4197

CPC classification number: G11C7/1084 ,  G11C7/1048 ,  G11C7/1078 ,  G11C2207/105

Abstract: 本发明涉及具有用于不同信号频率的不同端接器单元的存储装置。一种存储器包括耦合到第一管脚的第一端接器单元，用于接收具有第一频率分量的第一信号。存储器还包括耦合到第二管脚的第二端接器单元，用于接收具有高于第一频率分量的第二频率分量的第二信号。第一端接器单元是不同于第二端接器单元的类型，该第二端接器单元比该第一端接器单元提供更小的信号失真。例如，第一端接器单元是具有较少功率损耗的开放漏极类型，而第二端接器单元是具有较小信号失真的推挽类型。

公开(公告)号：CN100557699C

公开(公告)日：2009-11-04

申请号：CN200410092129.6

申请日：2004-08-13

Applicant: 三星电子株式会社

Inventor： 苏秉世 ,  赵正显 ,  李政埈 ,  李载浚

IPC: G11C5/00 ,  H05K1/02 ,  G06F12/00 ,  G06F13/00

CPC classification number: G11C8/06 ,  G11C5/063 ,  G11C7/10 ,  H05K1/144 ,  H05K1/181

Abstract: 在存储器模块中，在该存储器模块内至少两个电路板中的一个电路板上配置一个缓冲器。该缓冲器是用于为在存储器模块内至少两个电路板上的存储器芯片缓冲信号的。