-
公开(公告)号：CN108008974B
公开(公告)日：2023-05-26
申请号：CN201710823568.7
申请日：2017-09-13
Applicant: 三星电子株式会社
IPC: G06F9/38
Abstract: 提供一种基于动态随机存取存储器的处理单元架构。一种基于动态随机存取存储器的处理单元DPU可包括：具有多个基于动态随机存取存储器DRAM的计算单元的至少一个计算单元阵列，所述多个基于DRAM的计算单元以具有至少一列的阵列来布置，其中，所述至少一列可包括至少三行的基于DRAM的计算单元，所述至少三行的基于DRAM的计算单元被配置为提供对所述至少三行中的第一行和第二行进行运算的逻辑功能并且被配置为在所述至少三行中的第三行存储所述逻辑功能的结果；以及控制器，可连接到所述至少一个计算单元阵列，以配置所述至少一个计算单元执行DPU运算。
-
公开(公告)号：CN108022615B
公开(公告)日：2023-03-28
申请号：CN201710786369.3
申请日：2017-09-04
Applicant: 三星电子株式会社
IPC: G11C11/408
Abstract: 一种动态随机存取存储器(DRAM)处理单元(DPU)。DPU可包括至少一个计算单元阵列，所述计算单元阵列可包括布置在具有至少一个列的阵列中的多个基于DRAM的计算单元，其中，所述至少一个列可包括至少三个行的基于DRAM的计算单元，所述至少三个行的基于DRAM的计算单元被配置为提供针对所述至少三个行中的第一行和第二行进行运算的逻辑功能，并被配置为将所述逻辑功能的结果存储在所述至少三个行中的第三个行中。
-
公开(公告)号：CN108022615A
公开(公告)日：2018-05-11
申请号：CN201710786369.3
申请日：2017-09-04
Applicant: 三星电子株式会社
IPC: G11C11/408
CPC classification number: G11C11/4091 , G11C7/1006 , G11C11/4076 , G11C11/4087 , G11C11/4096 , G11C11/408
Abstract: 一种动态随机存取存储器(DRAM)处理单元(DPU)。DPU可包括至少一个计算单元阵列，所述计算单元阵列可包括布置在具有至少一个列的阵列中的多个基于DRAM的计算单元，其中，所述至少一个列可包括至少三个行的基于DRAM的计算单元，所述至少三个行的基于DRAM的计算单元被配置为提供针对所述至少三个行中的第一行和第二行进行运算的逻辑功能，并被配置为将所述逻辑功能的结果存储在所述至少三个行中的第三个行中。
-
Patent Agency Ranking
公开(公告)号：CN108010551B
公开(公告)日：2023-05-02
申请号：CN201710684841.2
申请日：2017-08-11
Applicant: 三星电子株式会社
IPC: G11C11/408 , G11C11/4097
Abstract: 一种用于DPU运算的软件栈和编程。一种包括库、编译器、驱动器和至少一个动态随机存取存储器(DRAM)处理单元(DPU)的系统。所述库可确定与接收到的命令相应的至少一个DPU运算。所述编译器可以形成用于所述DPU运算的至少一个DPU指令。所述驱动器可将所述至少一个DPU指令发送到至少一个DPU。所述DPU可包括至少一个计算单元阵列，所述至少一个计算单元阵列可包括按照具有至少一个列的阵列被布置的多个基于DRAM的计算单元，其中，所述至少一个列可包括至少三个行的基于DRAM的计算单元，所述至少三个行的基于DRAM的计算单元被配置为提供针对所述至少三个行中的第一行和第二行进行运算的逻辑功能，并被配置为将所述逻辑功能的结果存储在所述至少三个行中的第三行中。
-
公开(公告)号：CN108010551A
公开(公告)日：2018-05-08
申请号：CN201710684841.2
申请日：2017-08-11
Applicant: 三星电子株式会社
IPC: G11C11/408 , G11C11/4097
CPC classification number: G06F3/0647 , G06F3/061 , G06F3/0683 , G11C7/1006 , G11C11/405 , G11C11/4091 , G11C11/4094 , G11C11/4097 , G11C11/408
Abstract: 一种用于DPU运算的软件栈和编程。一种包括库、编译器、驱动器和至少一个动态随机存取存储器(DRAM)处理单元(DPU)的系统。所述库可确定与接收到的命令相应的至少一个DPU运算。所述编译器可以形成用于所述DPU运算的至少一个DPU指令。所述驱动器可将所述至少一个DPU指令发送到至少一个DPU。所述DPU可包括至少一个计算单元阵列，所述至少一个计算单元阵列可包括按照具有至少一个列的阵列被布置的多个基于DRAM的计算单元，其中，所述至少一个列可包括至少三个行的基于DRAM的计算单元，所述至少三个行的基于DRAM的计算单元被配置为提供针对所述至少三个行中的第一行和第二行进行运算的逻辑功能，并被配置为将所述逻辑功能的结果存储在所述至少三个行中的第三行中。
-
-
公开(公告)号：CN108009119A
公开(公告)日：2018-05-08
申请号：CN201710970437.1
申请日：2017-10-18
Applicant: 三星电子株式会社
Inventor： 牛迪民 , 李双辰 , 鲍勃·布伦南 , 克里希纳·T·马拉丁 , 郑宏忠
IPC: G06F15/16
CPC classification number: G06F3/0631 , G06F3/0604 , G06F3/067 , G06F15/7821 , G11C11/4096 , G06F15/16 , G06F15/161
Abstract: 公开一种处理器和控制工作流的方法。一种处理器包括：多个存储器单位，所述多个存储器单位中的每个包括多个存储器单元，其中，所述多个存储器单位中的每个可被配置为作为存储器、作为计算单元、或作为混合存储器-计算单元而操作。
-
公开(公告)号：CN108008974A
公开(公告)日：2018-05-08
申请号：CN201710823568.7
申请日：2017-09-13
Applicant: 三星电子株式会社
IPC: G06F9/38
CPC classification number: G11C11/40622 , G06F9/38 , G06F12/00 , G06F15/7821 , G06F15/80 , G11C7/1006 , G11C7/1012 , G11C11/405 , G11C11/4076 , G11C11/4091 , G11C11/4096 , G06F9/3885
Abstract: 提供一种基于动态随机存取存储器的处理单元架构。一种基于动态随机存取存储器的处理单元DPU可包括：具有多个基于动态随机存取存储器DRAM的计算单元的至少一个计算单元阵列，所述多个基于DRAM的计算单元以具有至少一列的阵列来布置，其中，所述至少一列可包括至少三行的基于DRAM的计算单元，所述至少三行的基于DRAM的计算单元被配置为提供对所述至少三行中的第一行和第二行进行运算的逻辑功能并且被配置为在所述至少三行中的第三行存储所述逻辑功能的结果；以及控制器，可连接到所述至少一个计算单元阵列，以配置所述至少一个计算单元执行DPU运算。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.023 seconds)
