公开(公告)号：CN119451125A

公开(公告)日：2025-02-14

申请号：CN202410982377.5

申请日：2024-07-22

Applicant: 三星电子株式会社

Inventor： 明一镐 ,  劳寿星 ,  李承民 ,  韩相宇

IPC: H10B51/50 ,  H10B51/30 ,  H10B51/20

Abstract: 一种半导体存储器件，包括：衬底；模制结构，包括交替地堆叠在衬底上的多个栅电极和多个模制绝缘膜；沟道结构，在第一方向上延伸并穿透模制结构，该沟道结构包括半导体图案、以及在半导体图案与多个栅电极之间的铁电膜；沟道焊盘，在沟道结构上；以及位线接触部，连接到沟道焊盘，其中，铁电膜的最上部突出超过多个栅电极之中的最上面的栅电极，沟道焊盘包括与半导体图案接触的第一部分、以及与第一部分和位线接触部接触的第二部分，第一部分具有第一宽度，并且第二部分具有比第一宽度大的第二宽度。

公开(公告)号：CN117596890A

公开(公告)日：2024-02-23

申请号：CN202310267027.6

申请日：2023-03-14

Applicant: 三星电子株式会社

Inventor： 李气炘 ,  金容锡 ,  金炫哲 ,  明一镐 ,  河大元

IPC: H10B51/30 ,  H10B51/40 ,  H10B51/50

Abstract: 一种半导体器件包括第一单元阵列和第二单元阵列。第一单元阵列包括：第一栅电极，沿竖直方向延伸；第一栅电极的侧表面上的第一沟道图案；以及第一位线，电连接到第一沟道图案。第二单元阵列包括：第二栅电极，沿竖直方向延伸；第二栅电极的侧表面上的第二沟道图案；以及第二位线，电连接到第二沟道图案。第一位线焊盘电连接到第一位线，并且第二位线焊盘电连接到第二位线。第一位线焊盘与第二位线焊盘通过第一单元阵列和第二单元阵列间隔开，第一单元阵列和第二单元阵列介于第一位线焊盘与第二位线焊盘之间。