公开(公告)号：CN115802755A

公开(公告)日：2023-03-14

申请号：CN202210807591.8

申请日：2022-07-08

Applicant: 三星电子株式会社

Inventor： 李赞美 ,  朴相郁 ,  徐艺正 ,  郑祥教

IPC: H10B41/35 ,  H10B41/50 ,  H10B41/27 ,  H10B43/35 ,  H10B43/50 ,  H10B43/27 ,  H10B43/40 ,  H10B41/41

Abstract: 一种半导体存储器件包括：堆叠结构，该堆叠结构包括交替重复地堆叠在半导体衬底上的字线和层间介电图案；半导体图案，分别设置在竖直相邻的字线之间；位线，从半导体衬底竖直延伸并接触半导体图案；封盖绝缘图案，设置在位线与字线之间，并覆盖层间介电图案的侧表面；以及存储元件，分别设置在竖直相邻的层间介电图案之间。半导体图案中每一个包括接触位线的第一源/漏区、直接接触存储元件中的一个存储元件的第二源/漏区、以及位于第一源/漏区与第二源/漏区之间的沟道区。第一源/漏区的最大宽度大于沟道区的宽度。

公开(公告)号：CN116895640A

公开(公告)日：2023-10-17

申请号：CN202211691341.9

申请日：2022-12-27

Applicant: 三星电子株式会社

Inventor： 徐艺正 ,  金爀

IPC: H01L23/538 ,  H10B12/00

Abstract: 一种半导体器件包括：延伸结构，所述延伸结构包括堆叠在衬底上并且在第一水平方向上延伸的第一水平导电线延伸部、第一层间绝缘层、第二水平导电线延伸部和第二层间绝缘层；第一接触，所述第一接触被构造为穿过所述第二层间绝缘层、所述第二水平导电线延伸部和所述第一层间绝缘层并且接触所述第一水平导电线延伸部；第二接触，所述第二接触被构造为穿过所述第二层间绝缘层并且接触所述第二水平导电线延伸部；以及第一接触间隔物，所述第一接触间隔物在所述第一接触的侧壁与所述延伸结构之间延伸，并且被构造为将所述第一接触与所述第二水平导电线延伸部电隔离。

公开(公告)号：CN116598287A

公开(公告)日：2023-08-15

申请号：CN202310097909.2

申请日：2023-02-10

Applicant: 三星电子株式会社

Inventor： 徐艺正 ,  金赫

IPC: H01L23/538 ,  H10B12/00

Abstract: 一种半导体装置包括：衬底、衬底上的数据储存结构、与衬底上的数据储存结构间隔开的绝缘结构、在数据储存结构与绝缘结构之间彼此间隔开并且在竖直方向上堆叠的导线、在数据储存结构与绝缘结构之间彼此间隔开并且在竖直方向上堆叠并且与导线交叉的有源层、以及在绝缘结构与有源层之间并且电连接至有源层的导电图案。绝缘结构包括在第一水平方向上彼此间隔开的第一绝缘图案和第一绝缘图案之间的第二绝缘图案。导电图案在第二绝缘图案与有源层之间。第二绝缘图案包括与第一绝缘图案的材料不同的材料。