公开(公告)号：CN120032695A

公开(公告)日：2025-05-23

申请号：CN202411406161.0

申请日：2024-10-10

Applicant: 三星电子株式会社

Inventor： 金基龙 ,  李仁学 ,  崔在圣

IPC: G11C29/00 ,  G11C7/10

Abstract: 提供一种列冗余电路和包括列冗余电路的存储器装置。存储器装置的示例列冗余电路包括：预解码器电路、主解码器电路和移位逻辑电路。预解码器电路被配置为从多个故障列地址接收较低列地址，并执行第一解码操作，并且从所述多个故障列地址接收较高列地址，并执行第二解码操作。主解码器电路包括多个主解码器，并且每个主解码器被配置为从预解码器电路接收较低信号和一个或多个较高信号，并执行主解码操作。移位逻辑电路包括多个移位逻辑，并且每个移位逻辑被配置为根据主解码操作的结果来生成执行列移位操作的移位信号。

公开(公告)号：CN119446219A

公开(公告)日：2025-02-14

申请号：CN202410965414.1

申请日：2024-07-18

Applicant: 三星电子株式会社

Inventor： 金基龙 ,  李仁学 ,  崔在圣

IPC: G11C11/418 ,  G11C11/419

Abstract: 公开脉冲生成器和包括脉冲生成器的存储器装置。所述存储器装置包括：单元阵列，包括多个静态随机存取存储器（SRAM）单元；行解码器，被配置为基于行地址来驱动所述多个SRAM单元的多条字线；数据输入/输出电路，连接到单元阵列的多条位线并且连接到子电源线，子电源线被配置为将单元电压供应到所述多个SRAM单元；以及字线脉冲生成器，被配置为：生成具有基于行地址而变化的第一脉冲宽度的字线脉冲，并且将字线脉冲提供到行解码器。

公开(公告)号：CN119107998A

公开(公告)日：2024-12-10

申请号：CN202410181040.4

申请日：2024-02-18

Applicant: 三星电子株式会社

Inventor： 金基龙 ,  姜贞明 ,  李仁学 ,  崔在圣 ,  姜铨胜 ,  金斗辉 ,  金宰永

IPC: G11C16/08 ,  G11C16/12 ,  G11C16/24 ,  G11C16/26

Abstract: 公开了嵌入式存储器装置和具有嵌入式存储器装置的集成电路。所述嵌入式存储器装置包括：保持电压供应电路，响应于保持激活信号而输出保持电压；以及多个阵列电压供应电路，将相应的阵列电压输出到相应的位单元。所述多个阵列电压供应电路各自包括：阵列开关，响应于保持激活信号而提供保持电压作为相应的阵列电压；电源开关，响应于电源栅极激活信号而提供电源电压作为所述相应的阵列电压；以及辅助电路，在写入操作或读取操作期间补偿所述相应的阵列电压。

公开(公告)号：CN115295043A

公开(公告)日：2022-11-04

申请号：CN202210409553.7

申请日：2022-04-19

Applicant: 三星电子株式会社

Inventor： 李仁学 ,  白尚叶 ,  朴永焕 ,  崔在圣

IPC: G11C11/413 ,  G11C8/14 ,  G11C8/10 ,  G11C7/18 ,  G06F1/06

Abstract: 公开了静态随机存取存储器(SRAM)装置。根据本公开的示例实施例，所述SRAM装置的控制逻辑可包括与用于跟踪存储器单元阵列的列的数量和存储器单元阵列的行的数量的金属线连接的跟踪电路。通过跟踪电路，存储器单元阵列的字线的长度和存储器单元阵列的位线的长度可被跟踪。所述SRAM装置的控制逻辑可基于跟踪电路的一个或多个跟踪结果来生成针对存储器单元阵列的尺寸进行优化的控制脉冲。因此，可减少写入操作和读取操作所需的功率和时间。