公开(公告)号：CN112889158B

公开(公告)日：2024-02-02

申请号：CN201880098704.3

申请日：2018-12-14

Applicant: 三垦电气株式会社

Inventor： 小川嘉寿子

IPC: H01L29/06 ,  H01L29/78

Abstract: 半导体装置具备在主面界定出元件区域(120)的半导体基体(10)，具有配置于槽的内壁面的绝缘膜(21)、以及在槽的内部配置于绝缘膜(21)之上的导电体膜(22)的外周沟槽(20)包围元件区域(110)的周围而配置于周边区域(120)。外周沟槽(20)的导电体膜(22)被设定为比形成于元件区域(110)的半导体元件的负侧的主电极的电位高的电位。(110)和包围元件区域(110)的周围的周边区域

公开(公告)号：CN108305893B

公开(公告)日：2021-07-16

申请号：CN201711459035.1

申请日：2014-09-19

Applicant: 三垦电气株式会社

Inventor： 小川嘉寿子 ,  川尻智司

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L29/739 ,  H01L29/10 ,  H01L29/417

Abstract: 本发明提供一种半导体装置，其为沟槽栅型半导体装置，能够充分消除耐压与通态电压的折中，还能够降低反馈电容。半导体装置具有：半导体基板，其层叠有第一半导体区域、第二半导体区域、第三半导体区域、以及第四半导体区域；绝缘膜，其配置于从第四半导体区域的上表面延伸并贯通第四半导体区域以及第三半导体区域而到达第二半导体区域的槽的内壁上；控制电极，其在槽的侧面与第三半导体区域的侧面对置地配置于绝缘膜上；第一主电极，其与第一半导体区域电连接；第二主电极，其与第三半导体区域以及第四半导体区域电连接；以及底面电极，其在槽的底面与控制电极间隔开地配置于绝缘膜之上，并与第二主电极电连接，在俯视观察时，槽在延伸方向上的长度在槽的宽度以上，且槽的宽度比相邻的槽之间的间隔大。

公开(公告)号：CN104681614A

公开(公告)日：2015-06-03

申请号：CN201410484442.8

申请日：2014-09-19

Applicant: 三垦电气株式会社

Inventor： 小川嘉寿子 ,  川尻智司

IPC: H01L29/78 ,  H01L29/41 ,  H01L29/417

CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376

Abstract: 提供一种半导体装置，其为沟槽栅型半导体装置，能够充分消除耐压与通态电压的折中，还能够降低反馈电容。半导体装置具有：半导体基板，其层叠有第一半导体区域、第二半导体区域、第三半导体区域、以及第四半导体区域；绝缘膜，其配置于从第四半导体区域的上表面延伸并贯通第四半导体区域以及第三半导体区域而到达第二半导体区域的槽的内壁上；控制电极，其在槽的侧面与第三半导体区域的侧面对置地配置于绝缘膜上；第一主电极，其与第一半导体区域电连接；第二主电极，其与第三半导体区域以及第四半导体区域电连接；以及底面电极，其在槽的底面与控制电极间隔开地配置于绝缘膜之上，并与第二主电极电连接，在俯视观察时，槽在延伸方向上的长度在槽的宽度以上，且槽的宽度比相邻的槽之间的间隔大。

公开(公告)号：CN103985744A

公开(公告)日：2014-08-13

申请号：CN201310455051.9

申请日：2013-09-29

Applicant: 三垦电气株式会社

Inventor： 小川嘉寿子

IPC: H01L29/739

CPC classification number: H01L29/7397 ,  H01L29/66348

Abstract: 半导体装置。具有高耐压/低导通电压且抑制制造工序增加。具有：第1导电型的第1半导体区域；第2导电型的第2半导体区域，配置在第1半导体区域上；第1导电型的第3半导体区域，配置在第2半导体区域上；多个第2导电型的第4半导体区域，它们相互分离地配置在第3半导体区域上；绝缘膜，配置在从第4半导体区域的上表面延伸、贯穿第4半导体区域和第3半导体区域而到达第2半导体区域的沟槽的内壁上，与第3半导体区域的侧面相对；控制电极，在沟槽的内部配置在绝缘膜上；第1主电极，与第1半导体区域电连接；第2主电极，与第3半导体区域和第4半导体区域电连接，沟槽的宽度相对于第3半导体区域与第2主电极接触的宽度的比值为1以上。

公开(公告)号：CN105190900B

公开(公告)日：2018-01-30

申请号：CN201480026440.2

申请日：2014-08-29

Applicant: 三垦电气株式会社

Inventor： 川尻智司 ,  小川嘉寿子

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/41 ,  H01L29/417 ,  H01L29/423 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L21/28 ,  H01L29/0692 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41 ,  H01L29/417 ,  H01L29/41708 ,  H01L29/423 ,  H01L29/42304 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/78

Abstract: 本发明具有：第1导电型的第1半导体区域；第2导电型的第2半导体区域，其配置于第1半导体区域的上方；第1导电型的第3半导体区域，其配置于第2半导体区域的上方；第2导电型的第4半导体区域，其配置于第3半导体区域的上方；绝缘膜，其配置于槽的内壁上，该槽从第4半导体区域的上表面起延伸并贯通第4半导体区域和第3半导体区域而到达第2半导体区域；控制电极，其配置在槽的侧面的绝缘膜上，并与第3半导体区域相对；第1主电极，其与第1半导体区域电连接；第2主电极，其与第4半导体区域电连接；以及底面电极，其配置在槽的底面的绝缘膜的上方，并且该底面电极被配置为与控制电极分离，在俯视时，槽在延伸方向上的长度比槽的宽度大，并且，槽的宽度比彼此相邻的所述槽的间隔宽。

公开(公告)号：CN104681614B

公开(公告)日：2018-01-23

申请号：CN201410484442.8

申请日：2014-09-19

Applicant: 三垦电气株式会社

Inventor： 小川嘉寿子 ,  川尻智司

IPC: H01L29/78 ,  H01L29/41 ,  H01L29/417

CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376

Abstract: 提供一种半导体装置，其为沟槽栅型半导体装置，能够充分消除耐压与通态电压的折中，还能够降低反馈电容。半导体装置具有：半导体基板，其层叠有第一半导体区域、第二半导体区域、第三半导体区域、以及第四半导体区域；绝缘膜，其配置于从第四半导体区域的上表面延伸并贯通第四半导体区域以及第三半导体区域而到达第二半导体区域的槽的内壁上；控制电极，其在槽的侧面与第三半导体区域的侧面对置地配置于绝缘膜上；第一主电极，其与第一半导体区域电连接；第二主电极，其与第三半导体区域以及第四半导体区域电连接；以及底面电极，其在槽的底面与控制电极间隔开地配置于绝缘膜之上，并与第二主电极电连接，在俯视观察时，槽在延伸方向上的长度在槽的宽度以上，且槽的宽度比相邻的槽之间的间隔大。

公开(公告)号：CN112913030B

公开(公告)日：2024-05-10

申请号：CN201880098705.8

申请日：2018-12-14

Applicant: 三垦电气株式会社

Inventor： 小川嘉寿子

IPC: H01L29/06 ,  H01L29/78

Abstract: 半导体装置具备在上表面界定出元件区域(110)和包围元件区域(110)的周围的周边区域(120)的半导体基体(10)，各自具有配置于从半导体基体(10)的上表面向膜厚方向延伸的槽的内壁面的绝缘膜(21)、以及在槽的内部配置于绝缘膜(21)之上的导电体膜(22)的多个沟槽(20)包围元件区域(110)的周围而多重配置于周边区域(120)。周边区域(120)具有靠近元件区域(110)的内侧区域(121)、以及位于内侧区域(121)的周围的外侧区域(122)，被相邻的沟槽(20)夹着的半导体基体(10)的宽度在内侧区域(121)中比外侧区域(122)更宽。

公开(公告)号：CN108110047A

公开(公告)日：2018-06-01

申请号：CN201810001824.9

申请日：2014-08-29

Applicant: 三垦电气株式会社

Inventor： 川尻智司 ,  小川嘉寿子

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/417 ,  H01L29/423 ,  H01L29/739 ,  H01L29/78 ,  H01L21/28 ,  H01L29/10

Abstract: 提供半导体装置。本发明具有：第1导电型的第1半导体区域；第2导电型的第2半导体区域，其配置于第1半导体区域的上方；第1导电型的第3半导体区域，其配置于第2半导体区域的上方；第2导电型的第4半导体区域，其配置于第3半导体区域的上方；绝缘膜，其配置于槽的内壁上，该槽从第4半导体区域的上表面起延伸并贯通第4半导体区域和第3半导体区域而到达第2半导体区域；控制电极，其配置在槽的侧面的绝缘膜上，并与第3半导体区域相对；第1主电极，其与第1半导体区域电连接；第2主电极，其与第4半导体区域电连接；以及底面电极，其配置在槽的底面的绝缘膜的上方，并且该底面电极被配置为与控制电极分离，在俯视时，槽在延伸方向上的长度比槽的宽度大，并且，槽的宽度比彼此相邻的所述槽的间隔宽。

公开(公告)号：CN105190900A

公开(公告)日：2015-12-23

申请号：CN201480026440.2

申请日：2014-08-29

Applicant: 三垦电气株式会社

Inventor： 川尻智司 ,  小川嘉寿子

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/41 ,  H01L29/417 ,  H01L29/423 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L21/28 ,  H01L29/0692 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41 ,  H01L29/417 ,  H01L29/41708 ,  H01L29/423 ,  H01L29/42304 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/78

Abstract: 本发明具有：第1导电型的第1半导体区域；第2导电型的第2半导体区域，其配置于第1半导体区域的上方；第1导电型的第3半导体区域，其配置于第2半导体区域的上方；第2导电型的第4半导体区域，其配置于第3半导体区域的上方；绝缘膜，其配置于槽的内壁上，该槽从第4半导体区域的上表面起延伸并贯通第4半导体区域和第3半导体区域而到达第2半导体区域；控制电极，其配置在槽的侧面的绝缘膜上，并与第3半导体区域相对；第1主电极，其与第1半导体区域电连接；第2主电极，其与第4半导体区域电连接；以及底面电极，其配置在槽的底面的绝缘膜的上方，并且该底面电极被配置为与控制电极分离，在俯视时，槽在延伸方向上的长度比槽的宽度大，并且，槽的宽度比彼此相邻的所述槽的间隔宽。

公开(公告)号：CN112913030A

公开(公告)日：2021-06-04

申请号：CN201880098705.8

申请日：2018-12-14

Applicant: 三垦电气株式会社

Inventor： 小川嘉寿子

IPC: H01L29/06 ,  H01L29/78

Abstract: 半导体装置具备在上表面界定出元件区域(110)和包围元件区域(110)的周围的周边区域(120)的半导体基体(10)，各自具有配置于从半导体基体(10)的上表面向膜厚方向延伸的槽的内壁面的绝缘膜(21)、以及在槽的内部配置于绝缘膜(21)之上的导电体膜(22)的多个沟槽(20)包围元件区域(110)的周围而多重配置于周边区域(120)。周边区域(120)具有靠近元件区域(110)的内侧区域(121)、以及位于内侧区域(121)的周围的外侧区域(122)，被相邻的沟槽(20)夹着的半导体基体(10)的宽度在内侧区域(121)中比外侧区域(122)更宽。