公开(公告)号：CN118922922A

公开(公告)日：2024-11-08

申请号：CN202380027414.0

申请日：2023-03-07

Applicant: 日本发条株式会社 ,  LPS科技株式会社

Inventor： 斎藤慎二 ,  水野克美 ,  铃木恒平 ,  渡辺知典 ,  矢野晋也 ,  藤野虹杏 ,  梁小广

IPC: H01L21/52 ,  H01L23/12 ,  H01L23/14

Abstract: 本发明提供一种层叠体的制造方法，其中即便在使用发热量大的电子零件的情况下也可维持电子零件与电路图案的稳定的接合性并抑制在绝缘层中产生的不良情况。一种层叠体(1)的制造方法，所述层叠体(1)依次层叠有基底基板(2)、绝缘层(3)、电路图案(4)、以及电子零件(5)，所述层叠体(1)的制造方法包括：在基底基板(2)的表面侧设置绝缘层(3)的工序；在电路图案(4)的表面侧设置电子零件(5)的工序；以及将设置于基底基板(2)的绝缘层(3)与设置有电子零件(5)的电路图案(4)层叠的工序。