-
公开(公告)号：CN105870180B
公开(公告)日：2018-08-24
申请号：CN201610266036.3
申请日：2016-04-26
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/423 , H01L21/331
Abstract: 本发明属于功率半导体器件技术领域，具体涉及逆导型沟槽栅电荷存储型绝缘栅双极型晶体管。本发明通过在RC‑IGBT器件沟槽内栅电极的底部和侧面引入与发射极等电位的双分裂电极以及双分裂电极和栅电极之间的介质层，在IGBT工作模式时提高了器件的开关速度，降低器件的开关损耗，减小了器件的饱和电流密度，改善了器件的短路安全工作区，提高了可靠性；在反向续流二极管工作模式时使反向续流二极管具有低的二极管导通压降，并改善了续流二极管的反向恢复特性；同时本发明所提出的双分裂沟槽栅电荷存储型IGBT制作方法不需要增加额外的工艺步骤，与传统RC‑IGBT制作方法兼容。
-
公开(公告)号：CN105789291B
公开(公告)日：2018-06-19
申请号：CN201610264416.3
申请日：2016-04-26
Applicant: 电子科技大学
IPC: H01L29/739 , H01L21/331
Abstract: 本发明属于功率半导体器件技术领域，具体涉及沟槽栅电荷存储型绝缘栅双极型晶体管。本发明通过在器件沟槽内栅电极的底部和侧面引入与发射极等电位的双分裂电极以及双分裂电极和栅电极之间的介质层，在不影响IGBT器件阈值电压和开通的情况下，减小了栅极电容，从而提高了器件的开关速度，降低器件的开关损耗；同时宽的底部分裂电极和浮空p型基区进一步改善了整个N型漂移区的载流子浓度分布，并改善了器件的短路安全工作区和击穿特性，提高了器件的性能和可靠性。本发明所提出的双分裂沟槽栅电荷存储型IGBT制作方法不需要增加额外的工艺步骤，与传统CSTBT制作方法兼容。
-
公开(公告)号：CN107799588A
公开(公告)日：2018-03-13
申请号：CN201710998712.0
申请日：2017-10-20
Applicant: 电子科技大学
IPC: H01L29/739 , H01L21/331 , H01L29/06
CPC classification number: H01L29/7393 , H01L29/0603 , H01L29/0684 , H01L29/66325
Abstract: 一种逆阻型IGBT及其制造方法，属于半导体功率器件技术领域，本发明通过引入沟槽发射极和沟槽集电极结构，在不影响IGBT器件阈值电压和开通的情况下，提高器件的反向击穿电压；降低整体栅电容，提高器件的开关速度，降低器件的开关损耗和驱动功耗，改善传统CSTBT结构正向导通压降与关断损耗之间的折中；避免器件开启动态过程中的电流、电压振荡和EMI问题，提高器件可靠性；改善沟槽底部电场集中效应，提高器件正向击穿电压，进一步提高器件可靠性；进一步提高器件发射极端的载流子增强效应，改善漂移区的载流子浓度分布，进一步改善正向导通压降与关断损耗的折中。本发明制造方法与现有CSTBT器件的制造工艺兼容。
-
公开(公告)号：CN107799582A
公开(公告)日：2018-03-13
申请号：CN201710986479.4
申请日：2017-10-20
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/423 , H01L29/739 , H01L21/331
Abstract: 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法，属于半导体功率器件领域。本发明克服了传统结构中N型电荷存储层的不利影响，获得更加优异的耐压性能，相比传统方式而言，解决了采用加深沟槽栅深度和减小元胞宽度致使器件的开关性能、导通压降和开关损耗折中特性以及可靠性受损的问题。本发明通过在P型体区上引入串联二极管结构，使得MOSFET的沟道电压拑位在很小的值，从而减小了器件饱和电流密度，改善了器件的短路安全工作区；通过在沟槽栅结构中引入分裂电极和分裂电极介质层，在保证了器件阈值电压和开关速度的同时提高了器件开关性能；浮空P型体区改善了器件正向导通压降与开关损耗的折中特性。另外，本发明提出CSTBT器件的制作工艺与传统制作工艺兼容。
-
公开(公告)号：CN107546273A
公开(公告)日：2018-01-05
申请号：CN201710726322.8
申请日：2017-08-22
Applicant: 电子科技大学
Abstract: 本发明提供一种具有抗SEB能力的VDMOS器件，从下到上依次层叠金属化漏极、第一导电类型半导体衬底、第一导电类型半导体外延层、金属化源极；还包括第二导电类型半导体体区、第一导电类型半导体源区、第二导电类型半导体体接触区，两侧的第二导电类型半导体体区之间具有栅极结构；本发明通过在第二导电类型半导体体区的底部引入载流子引导区，引导区的杂质分布能够产生自建电场，该自建电场能够引导载流子避免流经第二导电类型半导体体区位于第一导电类型半导体源区正下方的部分，从而防止了寄生三极管的开启，提高了单粒子辐射时的VDMOS的抗SEB能力。
-
Patent Agency Ranking
公开(公告)号：CN107516671A
公开(公告)日：2017-12-26
申请号：CN201710709133.X
申请日：2017-08-17
Applicant: 电子科技大学
IPC: H01L29/745 , H01L29/06
Abstract: 本发明提供一种改善关断特性的栅控晶闸管器件，从下到上依次层叠金属化阳极、第一导电类型半导体衬底、第二导电类型半导体外延层、金属化阴极；还包括第一导电类型半导体阱区、第二导电类型半导体阱区、重掺杂第一导电类型半导体区、栅极结构；仅在所述第二导电类型半导体阱区的一侧具有轻掺杂第一导电类型半导体区，轻掺杂第一导电类型半导体区的下表面与第一导电类型半导体阱区相接触，轻掺杂第一导电类型半导体区的掺杂浓度和宽度满足在多晶硅栅极零偏压时，轻掺杂第一导电类型半导体区被第二导电类型半导体区完全耗尽；本发明提高了栅控晶闸管器件的最大可关断电流，同时有效地防止关断失效，提高栅控晶闸管器件的可靠性。
-
公开(公告)号：CN107464839A
公开(公告)日：2017-12-12
申请号：CN201710707119.6
申请日：2017-08-17
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/745
Abstract: 本发明提供一种防止关断失效的栅控晶闸管器件，从下到上依次层叠金属化阳极、第一导电类型半导体衬底、第二导电类型半导体外延层、金属化阴极；还包括第一导电类型半导体阱区、第二导电类型半导体阱区、重掺杂第一导电类型半导体区、栅极结构；仅在所述第二导电类型半导体阱区的一侧具有低掺杂的第一导电类型半导体区和由金属填充的沟槽，第一导电类型半导体区的宽度和沟槽的宽度之和小于或等于第二导电类型半导体阱区宽度的一半；本发明能有效地防止栅控晶闸管器件的关断失效，提高栅控晶闸管器件的可靠性。
-
公开(公告)号：CN107302025A
公开(公告)日：2017-10-27
申请号：CN201710625741.2
申请日：2017-07-27
Applicant: 电子科技大学
Abstract: 本发明提供一种具有抗单粒子效应的VDMOS器件，本发明采用的技术方案主要为在第二导电类型半导体体区中设置第一导电类型半导体埋层，产生空穴势垒，阻止空穴流经第二导电类型半导体体区，且在栅极下方的外延层中设置与源极相连的第二导电类型半导体柱，提供空穴通路，本发明极大地提高了单粒子入射在所有位置时的VDMOS的抗单粒子烧毁能力，同时抗单粒子栅穿能力也能得到很好地改善，此外，本发明提出的抗单粒子效应的VDMOS器件在保证击穿电压的前提下，有效降低了器件的导通电阻，同时由于减小了栅电极的覆盖面积，该VDMOS结构的密勒电容大大降低。
-
公开(公告)号：CN106206738A
公开(公告)日：2016-12-07
申请号：CN201610705710.3
申请日：2016-08-22
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L29/40 , H01L29/423
Abstract: 本发明涉及功率半导体器件技术领域，具体涉及到一种积累型DMOS。本发明提出的一种积累型功率DMOS器件新结构，利用肖特基结的势垒区耗尽栅下的半导体区，从而解决常规积累型功率DMOS为常开型器件的问题。本发明提出的积累型功率DMOS除了是一种常关型器件，还具有阈值电压较低、导通电阻较小、体二极管反向恢复特性好、不存在寄生三极管等优点。
-
公开(公告)号：CN106129110A
公开(公告)日：2016-11-16
申请号：CN201610592667.4
申请日：2016-07-26
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06 , H01L21/331
CPC classification number: H01L29/0623 , H01L29/66325 , H01L29/7393
Abstract: 一种双通道RC‑IGBT器件及其制备方法。本发明属于功率半导体器件技术领域，具体提供一种双通道逆导型绝缘栅双极型晶体管(RC‑IGBT)及其制备方法，用于优化传统RC‑IGBT的正向IGBT特性，同时改善反向二极管特性，提高器件的可靠性；本发明通过在器件背面形成具有双通道的单向导电通路，在正向IGBT工作模式下完全消除了snapback现象，并具有与传统IGBT相同的导通压降；在反向二极管续流工作模式下具有小的导通压降；同时由于不需要增加背部P+集电区宽度可采用小的背面元胞宽度，克服了传统RC‑IGBT器件电流和温度均匀性的问题，大大提高了可靠性，且其制备工艺与传统RC‑IGBT器件工艺相兼容。
-
-
-
-
-
-
-
-
-
Search Results
523
records
(took 0.071 seconds)
