-
公开(公告)号：CN115664377A
公开(公告)日：2023-01-31
申请号：CN202211403042.0
申请日：2022-11-10
Applicant: 电子科技大学
Abstract: 本发明属于模拟集成电路技术领域，具体为一种共模及增益可调的全差分衰减器。本发明的衰减器结构采用全差分，从而引入了共模反馈点，通过改变共模反馈电路正相输入端的参考电压VREF来调节衰减器的输出共模电压；R1、R2的连接方式，一方面使V1点为交流地，从而增益与MN1和MN2的跨导无关，另一方面又保留了共模反馈环路，从而实现共模电压可调。引入额外的支路为负载管提供电流，通过改变第一电流源I1的电流大小调节输入对管的跨导，改变第二电流源I2和第三电流源I3的大小来调节负载管的跨导，实现增益可调。可调节的输出共模电压和增益使衰减器适用于多种工作环境，全差分结构使抗干扰能力更强，尤其适用于心电信号采集前端。
-
公开(公告)号：CN115600538A
公开(公告)日：2023-01-13
申请号：CN202211199491.8
申请日：2022-09-29
Applicant: 电子科技大学重庆微电子产业技术研究院(CN)
IPC: G06F30/38
Abstract: 本发明涉及一种基于veriloga语言的电路性能仿真建模方法，属于建模技术领域。该方法根据模数转换器的可行性电路架构建立VerilogA行为级模型，包括顶层模块、第一级的带有非理想因素的模块、第二级～第四级的无噪声非理想因素模块和第五级的理想flash模块；其中，非理想因素包括内部非理想因素与外部非理想因素；所述内部非理想因素包括噪声非理想因素、电容失配、运放有限开环增益、运放输入失调电压、运放有限带宽和子DAC误差；外部非理想因素包括时钟抖动、压力和温度。本发明能使模数转换器的VerilogA建模更加贴合实际工作状态和测试结果。
-
公开(公告)号：CN110661530B
公开(公告)日：2022-12-20
申请号：CN201910813740.X
申请日：2019-08-30
Applicant: 电子科技大学
IPC: H03M1/80
Abstract: 本发明属于模拟集成电路技术领域，特别涉及一种模拟数字转换器及其基于码字重组的量化方法，以及本发明在量化传感器信号和生物电信号中的应用。本发明将传统逐次逼近模数转换的量化方式转变为量化两个采样点之间的码字之差，对于心电信号(ECG)和脑电信号(EEG)等生物电信号包含大量中低频、幅度变化缓慢的部分，本发明可以大大减少比较器开启的时间和转换周期数，从整体上降低了模数转换器的功耗。
-
公开(公告)号：CN110212886B
公开(公告)日：2021-11-23
申请号：CN201910644932.2
申请日：2019-07-17
Applicant: 电子科技大学 , 上海华力微电子有限公司
Abstract: 一种基于电流舵技术的二阶低通滤波器电路，第一电阻的输入端作为二阶低通滤波器电路的输入端，输出端连接第三电阻的输入端；第二电容的下极板连接第三电阻的输出端和运算放大器的输出端并作为二阶低通滤波器电路的输出端，上极板连接运算放大器的负向输入端；第一电容的上极板连接第二电阻的输入端，下极板连接运算放大器的正向输入端并连接共模电平；第一电流舵模块用于将第一电阻的输出端电流分流后流入第二电阻的输入端和流出二阶低通滤波器电路的信号通路；第二电流舵模块用于将第二电阻的输出端电流分流为两部分电流后流入第二电容和流出二阶低通滤波器电路的信号通路。本发明减小了低通滤波器对大的无源器件的需求，便于片上集成。
-
公开(公告)号：CN112968704A
公开(公告)日：2021-06-15
申请号：CN202110149181.4
申请日：2021-02-03
Applicant: 电子科技大学
IPC: H03M1/38
Abstract: 本发明属于模拟集成电路技术领域，涉及一种基于暂态电容切换方式的逐次逼近型模数转换器及其量化方法。本发明是以上极板采样技术为基础，在采样后直接进行第一次比较，由第一次比较的结果获得第1位输出码字，随后根据第一次比较的结果完成第二次量化过程中的电容切换；同时通过第一次比较的结果确定出后续量化过程中所需要切换的目标阵列。在后续量化过程中，通过建立中间态进行过渡，实现只对目标阵列中的电容切换，使DAC电容阵列的形成类似单端电容切换方式，从而降低切换电容阵列的功耗；同时，本发明以N‑2位量化电容进行N位量化，相较于传统的DAC电容阵列节省75％面积，降低了功耗。
-
Patent Agency Ranking
公开(公告)号：CN109194333B
公开(公告)日：2021-06-08
申请号：CN201810900483.9
申请日：2018-08-09
Applicant: 电子科技大学
IPC: H03M1/46 , H03M1/00 , G06F30/367
Abstract: 一种复合结构逐次逼近模数转换器及其量化方法，属于模拟数字转换技术领域。包括数字模拟转换模块、比较模块和逐次逼近逻辑模块，数字模拟转换模块包括电容权重式数字模拟转换单元和串行电容式数字模拟转换单元，逐次逼近逻辑模块包括电容权重式逐次逼近逻辑单元和串行逐次逼近逻辑单元分别用于控制电容权重式数字模拟转换单元和串行电容式数字模拟转换单元。本发明使用电容权重式数字模拟转换单元进行采样并通过两步式转换实现对模拟输入的量化，比较模块将数字模拟转换模块输出的电压信号与参考信号比较，得到的比较结果通过逐次逼近逻辑模块转换成复合结构逐次逼近模数转换器的输出码。本发明具有高面积效率、低功耗以及较快的转换速度等优点。
-
公开(公告)号：CN111510146A
公开(公告)日：2020-08-07
申请号：CN202010362959.5
申请日：2020-04-30
Applicant: 电子科技大学
IPC: H03M1/12
Abstract: 一种基于码字重组的模数转换器量化方法，将上一次量化码字的高N-1位为作为预测码字，并根据每一次的比较结果对预测码字进行自适应调整，当比较器的比较结果判定的电容切换方向一致时，将以二进制增大的方式寻找采样点所在区间，直到比较结果反转，电容回切，进一步确定采样点所在区间，重组新的预测码字并得到最终的输出码字。对于幅度变化缓慢，不同波段幅度区分明显的生物电信号，采用本发明的量化方法可以大大减少比较器的比较次数和DAC的电容阵列切换次数，从整体上降低了模数转换器的功耗；在量化过程中，本发明最多有1～2个电容进行切换，能够改善DNL。
-
公开(公告)号：CN106603077B
公开(公告)日：2019-11-05
申请号：CN201611031377.9
申请日：2016-11-22
Applicant: 电子科技大学
Abstract: 本发明属于模拟数字转换技术领域，尤其涉及一种逐次逼近全差分模数转换器及其工作流程。本发明基于共模电压复位的全差分结构分段DAC，提出一种新的电荷重分配电容的切换方式。对于普通逐次逼近模数转换器(SAR ADC)，一个时钟周期内电容阵列只能切换一次，导致要求的时钟频率高，量化时间长。该切换技术通过分段电容以及流水线式电容切换方式，实现每次时钟周期都有两个数据比较结果，每个周期实现两个电容切换，每一次量化的结果为这一次高H位和上一次低L位的结果。从而达到在不影响SAR ADC精度的前提下提高速度。
-
公开(公告)号：CN109150186A
公开(公告)日：2019-01-04
申请号：CN201810961055.7
申请日：2018-08-22
Applicant: 电子科技大学
Abstract: 一种适用于逐次逼近模数转换器的预测量化方法，属于模拟数字转换领域。首先利用DAC模块进行采样保持，然后将上一次量化得到的量化结果用于切换DAC模块中的高位电容阵列的量化电容，分别根据上依次量化结果中为1和为0的码字控制高位电容阵列中量化电容的切换，切换完成之后利用比较器得到第一比较结果，根据第一比较结果切换冗余电容，再利用比较器得到切换冗余电容后的第二比较结果，当第一比较结果和第二比较结果不同时说明预测正确，继续量化剩余位数，当第一比较结果和第二比较结果不同时说明预测错误，将电容阵列复位从最高位开始量化。本发明通过减小预测阶段电容切换过程的功耗而减小了整个量化过程中模数转换器的功耗。
-
公开(公告)号：CN105811979A
公开(公告)日：2016-07-27
申请号：CN201610120732.3
申请日：2016-03-03
Applicant: 电子科技大学
CPC classification number: H03M1/1028 , H03M1/145 , H03M2201/622 , H03M2201/6354
Abstract: 本发明公开了一种带校正的逐次逼近模数转换器及其校正方法。基于共模电压复位的全差分结构DAC，电容的失配误差通过模拟后台校正技术消除。对于理想的二进制电容阵列，一个电容的权重与其低位所有电容的权重之和是相等的，但是电容失配导致它们有所不同。该校正技术通过冗余切换，实现待校正电容与其低位所有电容之和的权重比较，根据待校正电容冗余切换和正常切换两次切换的结果以及待校正电容的切换方向，在后台更新和存储每一位待校正电容的校正码字，并在ADC转换时通过一个校正DAC把校正码字的累加值转换成模拟量耦合到主DAC上。系统对需要校正的所有电容依次进行校正并循环。
-
-
-
-
-
-
-
-
-
Search Results
90
records
(took 0.033 seconds)
