-
公开(公告)号：CN116206650B
公开(公告)日：2024-02-13
申请号：CN202310091912.3
申请日：2023-01-17
Applicant: 安徽大学
IPC: G11C11/412 , G11C11/419 , G06F7/57 , G06N3/063
Abstract: 本发明涉及存内计算技术领域，更具体的，涉及一种8T‑SRAM单元，基于该种8T‑SRAM单元的运算电路，以及基于该种运算电路构建的运算芯片。本发明提供的8T‑SRAM单元用于构建进行同或累加运算的电路，相较于现有的8T1C节省了电容，相较于现有的10T、12T节省了若干晶体管，可实现节省面积，提高能效的效果。本发明提供的8T‑SRAM单元相较于传统6T‑SRAM单元，增加了N5、N6的栅极分别连接出存储节点Q、QB，在读操作、计算操作中关闭字线WL，利用位线RBL、RBLB及字线IN、INB进行读取和计算，不再用写入数据的N3、N4进行数据读取，具有读写分离的特性，避免了传统6T‑SRAM读干扰，提高了单元的稳定性，也能保证单元的精确度。
-
公开(公告)号：CN114489155B
公开(公告)日：2024-01-30
申请号：CN202210018131.7
申请日：2022-01-07
Applicant: 安徽大学
IPC: G05D3/12 , F21S9/03 , F21V23/00 , H02S20/32 , F21W131/103
Abstract: 本发明公开了一种新型太阳能路灯追光装置，包括：方向角度调节部件、光强采集模块和控制器模块；太阳能电池板固定在方向角度调节部件的顶部；光强采集模块包括光强传感器和遮光板；太阳能电池板的四条边的外沿各安装一个光强传感器，太阳能电池板的四条边的边缘处对应光强传感器的位置各安装一个遮光板，对四个光强传感器采集的光强度数据进行比较，如果光强度数据相差大于预设的启动阈值，则驱动所述方向角度调节部件运动，带动所述太阳能电池板和所述光强采集模块进行方向角度调整，直至光强度数据相差不大于预设的启动阈值。本发明能使太阳光线时刻垂直照射在太阳能电池板上，提高了太阳能电池板的发电效率。
-
公开(公告)号：CN117375617A
公开(公告)日：2024-01-09
申请号：CN202311426060.5
申请日：2023-10-30
Applicant: 安徽大学
Abstract: 本发明涉及模数转换器技术领域，更具体的，涉及一种用于CMOS图像传感器的两步式列级模数转换器。本发明的两步式列级模数转换器包括：公共开关模块、斜坡发生器、N个相同结构的列级电路单元。本发明将快闪ADC和单斜ADC进行电路结构和功能上的融合，一方面基于快闪ADC功能状态对信号电压Vsig进行粗量化并存储在存储电容中、将高2位数字码转换结果存入锁存器，另一方面，基于单斜ADC功能状态对信号电压Vsig进行细量化得到低10位数字码并存入静态存储器，从而完成对12bit的整个转换。本发明的转换器可以缩短量化时间，并提高转换速度，解决了现有传统单斜ADC转换速度低、量化时间长、转换周期长的问题。
-
公开(公告)号：CN117271436A
公开(公告)日：2023-12-22
申请号：CN202311551254.8
申请日：2023-11-21
Applicant: 安徽大学
IPC: G06F15/78 , G11C7/18 , G11C11/413 , G11C11/419
Abstract: 本发明涉及集成电路技术领域，更具体的，涉及基于SRAM的电流镜互补存内计算宏电路、及芯片。本发明公开了基于SRAM的电流镜互补存内计算宏电路，包括阵列运算模块、读写选择模块、互补充放电模块、电流镜模块、输入模块、输出模块。本发明可以实现32组5bit带符号数乘以1bit权重结果的同或累加计算。本发明通过电流镜模块为互补充放电模块提供互补的栅极控制电压，使充放电单元的充放电能力完全相同，从而保证BL单位时间的充电或放电量是相同的，以保证计算结果的精度。本发明的电流镜模块采用双层结构，可以有效降低驱动电流，使得功耗较小。本发明解决了现有存内计算结构进行同或累加运算时精度较低、功耗较大的问题。
-
公开(公告)号：CN114860024B
公开(公告)日：2023-10-24
申请号：CN202210330155.6
申请日：2022-03-31
Applicant: 安徽大学
IPC: G05F3/10
Abstract: 本发明公开了一种基于忆阻器的稳压电路，所述电路由两个部分串联组成，第一个部分由一个阻值为5～20k的电阻R1和一个IMT1忆阻器串联组成，且在所述IMT1忆阻器的两端并联有一个电容C1，电容C1的大小为1～100p；所述电阻R1的另一端接输入端VIN；第二个部分是由一个阻值为120～150k的电阻R2和一个IMT2忆阻器串联组成，且在所述电阻R2和IMT2忆阻器两端并联有一个电容C2，电容C2的大小为20～50n；所述IMT2忆阻器的另一端接地；第一部分和第二部分串联于点V3。该电路通过忆阻器阈值转变的特性来实现稳压输出，可以大大降低稳压电路的复杂度。
-
Patent Agency Ranking
公开(公告)号：CN116913342A
公开(公告)日：2023-10-20
申请号：CN202311176711.X
申请日：2023-09-13
Applicant: 安徽大学
IPC: G11C11/412 , G06F15/78 , G11C7/18 , G11C8/14 , G11C11/417
Abstract: 本发明涉及具有存内布尔逻辑运算功能的存储电路及其模块、芯片。存储电路包括两个存储单元、运算电路。运算电路包括NMOS晶体管N5、N6、N11、N12。N5的栅极电连第一存储单元的一个存储节点，而源极电连N11的源极、漏极电连N6的漏极并形成运算输出节点。N6的栅极电连第一存储单元的另一个存储节点，而源极电连N12的源极。N11的漏极、N12的漏极分别电连第二存储单元的两个存储节点，N11、N12的栅极分别受控于使能信号。本发明通过利用原有的两个存储单元设计分离控制的一组信号接口，做到同一个电路结构可以输出两种不同的逻辑信号，因而能耗低、运算灵活。
-
公开(公告)号：CN116629187A
公开(公告)日：2023-08-22
申请号：CN202310624820.7
申请日：2023-05-30
Applicant: 安徽大学
IPC: G06F30/392 , G06F30/327 , G06F30/27 , G06N3/0464 , G06N3/047 , G06N3/08 , G06F111/04 , G06F111/08 , G06F111/10
Abstract: 本发明涉及集成电路布局技术领域，涉及一种模型训练方法、集成电路布局方法及装置，旨在解决现有使用模拟退火进行集成电路布局时不稳定、低效的问题。本发明对电路元件数据进行了处理，排除了网表数据中各个标准单元不同规格所造成干扰，使其更容易提取相关特征，更有效地满足网络的输入；在网络结构方面，策略网络模块与随机网络蒸馏模块相结合，可以在探索随机化的同时为具有相似状态价值的动作分配近乎均等的概率，避免了反复选择同一个动作而陷入次优；同时通过最大化奖励，放弃明显没有前途的布局方案，相比于传统方法，能探索到更有效的布局方案且探索效率提高。
-
公开(公告)号：CN116417041A
公开(公告)日：2023-07-11
申请号：CN202310411108.9
申请日：2023-04-12
Applicant: 安徽大学
IPC: G11C11/412 , H10B10/00 , G11C11/419 , G11C7/10 , G11C7/12 , G11C7/18 , G11C8/08 , G11C8/14
Abstract: 本发明涉及一种基于极性加固的14T抗辐照SRAM单元、电路结构、芯片和模块。SRAM单元包括六个NMOS晶体管N1～N6和八个PMOS晶体管P1～P8。P1、P2、P3与P4作为上拉管，P5和P6作为下拉管，P5和P6的状态分别由存储节点Q和QN控制。P2和N2，P3和N3分别构成反相器，N1和N4分别下拉两个反相器并且交叉耦合。两个主存储节点Q与QN通过N5、N6分别与位线BL和BLB电连接。两个冗余存储节点S0与S1通过P7、P8分别与位线BL和BLB电连接。其中，N5、N6由字线WL控制，P7、P8由字线WLB控制。本发明的SRAM单元在写入的过程中，通过N5、P7和N6、P8同时向存储节点Q\S0与QN\S1写入数据，提高了写入的速度，降低了电路的功耗，同时采用极性加固技术，提高了SRAM单元的抗SEU能力。
-
公开(公告)号：CN116168736B
公开(公告)日：2023-06-23
申请号：CN202310409612.5
申请日：2023-04-18
Applicant: 安徽大学
IPC: G11C7/06 , G11C11/419
Abstract: 本发明涉及集成电路技术领域，更具体的，涉及基于上交叉耦合的自适应关断型SRAM灵敏放大器电路，以及基于该电路设计的灵敏放大器模块。本发明提供了基于上交叉耦合的自适应关断型SRAM灵敏放大器电路，结构简洁明了，方便实现。本发明采用上交叉耦合部与输入电路部直接串联的结构，避免了VDD到地串联过多MOS管导致输出电压余量较小的问题，同时实现了核心的数据放大功能。本发明采用自关断位线部来根据输出节点A0、A1电压变化，自适应地切断非目标位线与相应输入电路部中间节点的连接，断开非目标位线对输出节点的影响，从而降低失调电压和放大延时。
-
公开(公告)号：CN113472327B
公开(公告)日：2023-06-20
申请号：CN202110943715.0
申请日：2021-08-17
Applicant: 安徽大学 , 合肥市微电子研究院有限公司 , 合肥海图微电子有限公司
IPC: H03K5/24
Abstract: 本发明公开了一种高速低功耗的双尾电流动态比较器电路，包括由两个反相器构成的BUFFER电路，由预放大电路和锁存器结构组成的比较器电路，从输入端输入时钟信号CLK1，能够在BUFFER电路的输出端得到一个相对于CLK1略有延迟的时钟信号CLK2；通过控制预放大电路中NMOS晶体管M1和M2的通断，使NMOS晶体管M1和M2具有接收输入信号和阻断静态电流通路的功能；在锁存阶段，通过锁存结构将锁存输出端OUT+和OUT‑锁存在相应的状态，以此实现快速锁存功能。该电路利用类似于反相器的结构控制传给预放大器输入端的信号，进而控制静态电流通路的通断，降低了锁存阶段的功耗。
-
-
-
-
-
-
-
-
-
Search Results
388
records
(took 0.03 seconds)
