-
公开(公告)号：CN102495357A
公开(公告)日：2012-06-13
申请号：CN201110382188.7
申请日：2011-11-25
Applicant: 哈尔滨工业大学
IPC: G01R31/3185
Abstract: 一种基于比较器响应分析器的输入向量监测并发内建自测试电路。它涉及SOC的测试装置。它解决了现有测试中存在的硬件成本过高、测试延时过大以至于一些输入引脚较多的电路无法被监测的问题。被测集成电路有n个原始输入信号，在原始输入信号中选择t个作为地址信号，n-t个为非地址信号，t个地址信号的组合后均不相同，通过二选一多路选择器选择信号发给测试集发生器和被测集成电路；比较器对选择器信号与列输出信号进行比较，并向测试集发生器发比较信号；测试集发生器和被测集成电路分别发行输出信号和实际输出信号给响应分析器，响应分析器对两个信号进行比较，并发测试结果。应用于一些原来不可测的电路中进行检测。
-
公开(公告)号：CN102279296A
公开(公告)日：2011-12-14
申请号：CN201110167193.6
申请日：2011-06-21
Applicant: 哈尔滨工业大学
IPC: G01R1/30
Abstract: SOCs测试封装扫描信号输入单元和扫描结果输出单元，涉及一种SOCs测试封装扫描单元结构，为了解决实现母核和子核的并行测试的不安全问题，SOCs测试封装扫描信号输入单元，它包括一号多路选择器、二号多路选择器、三号多路选择器、一号触发器和二号触发器，它还包括CMOS传输门；SOCs测试封装扫描结果输出单元，它包括四号多路选择器、五号多路选择器、六号多路选择器、七号多路选择器、三号触发器和四号触发器，它还包括CMOS传输门，CMOS传输门包括NMOS管和PMOS管，NMOS管和PMOS管的源极相连作为输入端，漏极相连作为输出端，栅极作为控制端，用于SOCs的测试。
-
公开(公告)号：CN102262210A
公开(公告)日：2011-11-30
申请号：CN201110099274.7
申请日：2011-04-20
Applicant: 哈尔滨工业大学
IPC: G01R31/3163
Abstract: 基于随机子空间与多储备池集成分类的模拟电路故障诊断方法，涉及一种模拟电路故障诊断方法，它解决了采用传统神经网络进行模拟电路故障诊断的诊断精度较低的问题。其方法：采用单位脉冲信号激励电路工作，获得电路待诊断响应信号，采集模拟电路的单位脉冲响应输出信号；采用小波变换法对模拟电路的单位脉冲响应输出信号进行处理，获得故障特征作为数据样本，进行随机子空间映射，输入至回声状态网络中，采用多储备池集成分类方法，训练建立诊断模拟电路故障诊断模型；对电路待诊断响应信号进行小波变换，获得故障特征数据，并进行随机子空间映射，并输入至模拟电路故障诊断模型中，获得并输出故障诊断结果。本发明适用于模拟电路故障诊断。
-
公开(公告)号：CN102156258A
公开(公告)日：2011-08-17
申请号：CN201110057651.0
申请日：2011-03-10
Applicant: 哈尔滨工业大学
IPC: G01R31/3185
Abstract: SoC测试中的基于平均值余量的测试封装扫描链平衡方法，涉及系统芯片测试技术领域。本发明解决了现有基于BFD算法实现测试封装扫描链平衡方法以及基于平均值近似的SoC扫描链平衡方法中存在的不足。本发明的测试封装扫描链平衡方法的过程为：首先，计算Wrapper扫描链长度平均值；然后，根据获得的长度平均值确定误差限，所述误差限为所述长度平均值的1％至3％；最后，根据所述误差限及Wrapper扫描链长度平均值计算得到取值区间，把该取值区间作为全局优化的指导原则，实现测试封装扫描链平衡。本发明采用Wrapper扫描链平衡算法的原理实现缩短单个IP核测试时间这一目标，进而缩短SoC测试时间。
-
公开(公告)号：CN102063113A
公开(公告)日：2011-05-18
申请号：CN201010611195.5
申请日：2010-12-29
Applicant: 哈尔滨工业大学
IPC: G05B19/418
CPC classification number: Y02P90/02
Abstract: 基于M模块的LXI设备标准化软件架构，属于自动测试领域，本发明为解决在现有的标准化LXI设备硬件基础上开发程序过程复杂的问题。本发明包括LL驱动层、HL驱动层、上位机端测试功能相关应用层和测试设备相关应用层，LL驱动层驱动：用于实现M模块的M/MA接口中规定的9个函数；HL驱动层驱动：调用LL驱动层的函数；测试功能相关应用层：属于上位机端应用程序的第一层，将HL驱动层提供的函数接口重新封装，并把封装好的函数接口提供给测试设备相关应用层调用；测试设备相关应用层：属于上位机端应用程序的顶层，用于把用户需要的测试流程分解成具体的测试功能，再去调用测试功能相关应用层提供的接口函数完成相关功能。
-
Patent Agency Ranking
公开(公告)号：CN102043122A
公开(公告)日：2011-05-04
申请号：CN201010572388.4
申请日：2011-01-17
Applicant: 哈尔滨工业大学
IPC: G01R31/317 , G01R31/3181
Abstract: 一种改进扫描链单元及基于该单元的非并发测试方法，属于片上系统测试领域，本发明为解决现有基于扫描链的非并发方式的在线测试方法存在对时序的要求比较严格、控制难度大、且无法一次移入多组测试向量的问题。本发明所述改进扫描链单元用于代替片上系统中的D触发器，该单元中有两个触发器和两个选择器，第一触发器是构成原电路扫描链的基本单元，实现与原D触发器相同功能，第二触发器是为进行测试时保存数据而引入的。两个数据选择器通过使能端来控制数据的流向，第一选择器控制第二触发器中的数据是否可以送到第一触发器，第二选择器控制第一触发器的工作状态或扫描状态。此单元可输入多组测试向量连续测试。测试前后不改变电路的运行状态。
-
公开(公告)号：CN101995544A
公开(公告)日：2011-03-30
申请号：CN201010566520.0
申请日：2010-11-30
Applicant: 哈尔滨工业大学
IPC: G01R31/28 , G01R31/3185
Abstract: 一种具有灵活分配测试存取机制的SOC测试调度方法，本发明涉及集成电路测试领域，能够使IP核测试存取机制的分配方式更加灵活，更好的实现IP核的并行测试，从而缩短测试时间。它包括下述步骤：根据BFD算法，找出待测SOC内部各个IP核的pareto-point；根据vt-1产生N个随机样本；利用B*-Tree二叉树结构计算各个IP核的布局；选择部分IP核进行灵活的TAM分配；利用CE方法求解各个IP核的的总线分配和时间分配，直到满足CE收敛的条件。本发明用于SOC的测试。
-
公开(公告)号：CN101583147B
公开(公告)日：2011-01-05
申请号：CN200910072312.2
申请日：2009-06-17
Applicant: 哈尔滨工业大学
Abstract: 应用于话务量预测的分段在线支持向量回归方法，它涉及一种在线支持向量回归方法，本发明针对在线支持向量回归(Online Support Vector Regression)算法难以兼顾预测精度和运行效率，提出一种分段支持向量回归时间序列预测方法，通过缩减在线建模数据长度实现快速训练，并对Online SVR进行分段存储，根据预测邻域样本与各子分段支持向量回归模型的匹配度，选取最优子分段模型预测输出，提高预测精度。该算法在保持在线预测执行效率的同时，相比普通在线支持向量回归算法，可提高预测精度5％～10％。算法由于采用了分段的策略，并采取了较小的建模数据长度，算法效率高。可以实现对于移动通信话务量时间序列的在线、实时和快速建模和预测。
-
公开(公告)号：CN101908890A
公开(公告)日：2010-12-08
申请号：CN201010240536.2
申请日：2010-07-30
Applicant: 哈尔滨工业大学
IPC: H03M7/30
Abstract: 分块大小未知的块稀疏信号的盲重构方法，它涉及压缩感知技术领域，它解决了目前块稀疏信号的重构方法需要分块大小以及块稀疏度作为先验知识的问题。该方法通过初始化块稀疏度和分块大小，对每一个分块大小，算法进行块稀疏度自适应迭代，找到每一个分块大小对应的重构信号。随着算法不断迭代，分块大小随之增加，直至算法得到的重构信号0-范数小于测量矩阵行数时算法结束，把此重构信号作为算法输出。若不满足此条件，则算法运行至：在分块大小小于等于信号长度一半时，分块大小和块稀疏度的乘积大于等于信号长度，迭代结束，得到一系列重构信号，最后利用0-范数稀疏度量准则筛选出最稀疏的信号作为算法最终输出。本发明可用于块稀疏信号的压缩感知技术领域。
-
公开(公告)号：CN101901203A
公开(公告)日：2010-12-01
申请号：CN200910310708.6
申请日：2009-11-30
Applicant: 哈尔滨工业大学
IPC: G06F13/40
Abstract: 多通道大容量并行数据采集装置，它涉及数据采集装置。它为解决传统多通道数据采集装置存在输入高带宽信号隔离会造成信号的失真；输入信号通道数的增加造成隔离成本和通道延时的增加，增加控制逻辑的复杂性的问题而提出。控制模块1第二至第四控制信号输出端分别与数字隔离模块的第一至第三控制信号输入端相连，数字隔离模块的第一至第三控制信号输出端通过控制总线分别与每个所述模数转换组件的第一至第三控制信号输入端相连，所述每个模数转换组件之间并联在控制总线上。本发明可以实现任意通道信号的并行采集；系统采样率可动态配置；对任意输入信号无影响；系统逻辑控制简单，可广泛适用于各种需要较高信号幅值精度和采样速度的场合。
-
-
-
-
-
-
-
-
-
Search Results
575
records
(took 0.032 seconds)
