一种基于ZYNQ的飞机直流远程配电单元及配电控制方法

    公开(公告)号:CN115693928B

    公开(公告)日:2023-06-20

    申请号:CN202211258351.3

    申请日:2022-10-14

    Abstract: 本发明提供了一种基于ZYNQ的飞机直流远程配电单元及配电控制方法,通过远程配电处理器控制固态功率控制器和接触器实现直流设备配电功能。直流远程配电单元配电处理器基于ZYNQ平台,PS和PL分别完成不同功能,PL通过数据采集模块得到配电通道电压、电流、温度数据。PS端完成数据处理、本地存储、总线通信、开关控制功能。PS与PL通过AXI总线进行数据通信,保证了数据获取与计算数据的实时性。同时,直流远程配电单元预留了网口,具备通过网络进行系统软件升级功能。

    一种基于MiniVPX架构的机载隔离RS485通信板卡

    公开(公告)号:CN115834277A

    公开(公告)日:2023-03-21

    申请号:CN202211126309.6

    申请日:2022-09-16

    Abstract: 本发明提供了一种基于MiniVPX架构的机载隔离RS485通信板卡,属于机载测试环境下的RS485总线通信领域,为攻克机载测试系统小型化、高集成度、通信协议可配置等方面的难题,本发明提供的技术方案为:一种基于MiniVPX架构的机载隔离RS485通信板卡,板卡包括:前面板、FPGA模块、电源模块、多个RS485通信芯片、Flash存储器、E2PROM存储器、J20J总线连接器、JTAG接口、电源背板连接器、至少一个MiniVPX背板数据连接器;FPGA模块控制RS485模块实现配置通讯协议功能;电源模块为整个通信板卡供电;RS485通信芯片采用自带隔离电源的RS485通信芯片;本发明适合应用于基于MiniVPX架构的机载隔离RS485总线通信板卡的研究领域以及RS485总线通信应用领域。

    一种基于ZYNQ的飞机直流远程配电单元及配电控制方法

    公开(公告)号:CN115693928A

    公开(公告)日:2023-02-03

    申请号:CN202211258351.3

    申请日:2022-10-14

    Abstract: 本发明提供了一种基于ZYNQ的飞机直流远程配电单元及配电控制方法,通过远程配电处理器控制固态功率控制器和接触器实现直流设备配电功能。直流远程配电单元配电处理器基于ZYNQ平台,PS和PL分别完成不同功能,PL通过数据采集模块得到配电通道电压、电流、温度数据。PS端完成数据处理、本地存储、总线通信、开关控制功能。PS与PL通过AXI总线进行数据通信,保证了数据获取与计算数据的实时性。同时,直流远程配电单元预留了网口,具备通过网络进行系统软件升级功能。

    一种基于FPGA的NVMe设备存储速度提升方法

    公开(公告)号:CN110209358B

    公开(公告)日:2022-07-15

    申请号:CN201910487224.2

    申请日:2019-06-05

    Abstract: 一种基于FPGA的NVMe设备存储速度提升方法,涉及数据存储技术领域,为解决现有技术中由于数据包发送时耗时较长,导致NVMe存储设备存储速度慢的问题,包括步骤一:NVMe SSD向FPGA发送读内存请求;步骤二:NVMe SSD获取FPGA回复的完成报文:步骤二一:流程控制模块向数据发送模块发送传输信号;步骤二二:数据发送模块根据接收到的数据包类型进行数据包封装和发送;步骤二三:数据包通过AXI‑Stream总线传输给PCIe硬核,最终数据传输给NVMe SSD;步骤三:NVMe SSD从完成报文中提取待存储数据。本发明采用的半背靠背发送策略与普通发送策略相比可以提升22%的数据传输速度。

    基于ZYNQ的无人机纵向重心测量系统

    公开(公告)号:CN114674492A

    公开(公告)日:2022-06-28

    申请号:CN202210242848.X

    申请日:2022-03-11

    Abstract: 本发明公开了一种基于ZYNQ的无人机纵向重心测量系统,属于无人机纵向重心测量领域,包括:原始数据注入及代码更新模块,用于试飞前通过以太网获取机身重量、初始纵向重心位置、初始燃油以及二次插值纵向重心算法;实时数据采集模块,用于在试飞时通过机载总线或油量传感器,采集无人机姿态、起落架状态和剩余燃油;纵向重心计算模块,用于根据上述采集的无人机姿态信息、油量信息等计算实际纵向重心位置;本地存储模块,用于存储实际纵向重心位置,防止实时纵向重心数据在由PL部分发送到遥测设备的传输过程中发生错误。该系统保证了获取与计算数据的实时性,从而可得到更精准的纵向重心位置。

    一种减小NVMe SSD响应延迟影响高速数据存储设备写入速度的方法

    公开(公告)号:CN109814811B

    公开(公告)日:2022-04-29

    申请号:CN201910092433.7

    申请日:2019-01-30

    Abstract: 一种减小NVMe SSD响应延迟影响高速数据存储设备写入速度的方法,涉及存储技术领域,为了解决NVMe SSD的响应延迟会极大地影响存储设备的持续写入速度,甚至导致数据丢失的问题。本发明通过主控FPGA模块的Block RAM进行数据缓存,用来暂时储存固有响应延迟以及其他小于1ms的响应延迟期间接收的数据;数据存储模块采用至少2个NVMe SSD实现,通过主控FPGA模块的NVMe主机控制各个NVMe SSD轮流进行写操作,且当前NVMe SSD写入数据达到预设阈值后,向当前NVMe SSD发送关闭命令,触发映射表刷新命令。本发明不仅保证了设备的数据持续写入速度,还能防止数据丢失。

    一种QPSK信号的自适应载波和符号联合同步方法

    公开(公告)号:CN111935052A

    公开(公告)日:2020-11-13

    申请号:CN202010719752.9

    申请日:2020-07-23

    Abstract: 本发明提出一种QPSK信号的自适应载波和符号联合同步方法,所述方法包括确定输入信号、获得相互正交的两路QPSK基带信号、分别利用鉴相器和Gardner定时误差检测器计算基带信号的载波相位误差信号和定时相位误差信号、计算特征值并将同步过程分为三个阶段:粗同步阶段,过渡阶段和细同步阶段、对现同步阶段进行识别选择相应的环路滤波器、对信号进行矫正输出最终判决信号。本发明所述方法能够有效地同时提高同步环路的同步速度和同步精度两大技术指标,尤其是对具有大偏差的QPSK信号的同步效果提高更加明显。

    一种NVMe SSD读取速度与光纤接口速度自适应匹配方法

    公开(公告)号:CN110209613A

    公开(公告)日:2019-09-06

    申请号:CN201910487222.3

    申请日:2019-06-05

    Abstract: 一种NVMe SSD读取速度与光纤接口速度自适应匹配方法,涉及数据存储技术领域,为解决现有技术中NVMe SSD读取速度控制方法对FPGA内数据缓存资源占用较多的问题,包括以下步骤:首先FPGA接收从NVMe SSD返回的读取数据的数据包,然后将RxReady信号拉低五个时钟周期。本发明借助PCIe硬核上AXI-Stream数据接收接口的RxReady信号控制NVMe SSD读取数据时数据包的发送速度,使NVMe SSD数据读取速度与光纤数据接口速度相匹配,不需要将一个完整的读命令拆分成若干个子命令,并且为接收和解析数据包的过程留出了足够的时序余量,开发简单。而且本方法能够减少数据读取过程对缓存资源的需求,对于NVMe SSD的逻辑块大小为512Byte和4KByte时,分别节省50%和92%的Block Ram缓存资源使用量,可广泛应用于数据存储技术领域。

    一种基于FPGA的NVMe SSD命令处理方法

    公开(公告)号:CN110109626A

    公开(公告)日:2019-08-09

    申请号:CN201910420004.8

    申请日:2019-05-20

    Abstract: 一种基于FPGA的NVMe SSD命令处理方法,它属于数据存储技术领域。本发明解决了随着NVMe SSD读写操作的命令增大或命令种类增多,流程控制状态机的复杂度增加的问题。本发明对NVMe SSD命令处理流程控制模块进行设计,将多种命令执行流程相结合,使用一个简单的流程控制状态机即可实现所有命令执行流程,便于开发和维护;而且在保证功能完整的同时,优化了流程控制状态机的状态数量及状态转移条件,减少了流程控制状态机中判断步骤的时间开销,提高了开发效率,与传统方法相比,采用本发明方法可以节省FPGA内部43%的触发器资源和65%的查找表资源。本发明可以应用于数据存储技术领域。

    一种减小NVMe SSD响应延迟影响高速数据存储设备写入速度的方法

    公开(公告)号:CN109814811A

    公开(公告)日:2019-05-28

    申请号:CN201910092433.7

    申请日:2019-01-30

    Abstract: 一种减小NVMe SSD响应延迟影响高速数据存储设备写入速度的方法,涉及存储技术领域,为了解决NVMe SSD的响应延迟会极大地影响存储设备的持续写入速度,甚至导致数据丢失的问题。本发明通过主控FPGA模块的Block RAM进行数据缓存,用来暂时储存固有响应延迟以及其他小于1ms的响应延迟期间接收的数据;数据存储模块采用至少2个NVMe SSD实现,通过主控FPGA模块的NVMe主机控制各个NVMe SSD轮流进行写操作,且当前NVMe SSD写入数据达到预设阈值后,向当前NVMe SSD发送关闭命令,触发映射表刷新命令。本发明不仅保证了设备的数据持续写入速度,还能防止数据丢失。

Patent Agency Ranking