一种5G场景下基于混合数字命理的资源调度优化方法

    公开(公告)号:CN117812727A

    公开(公告)日:2024-04-02

    申请号:CN202311543687.9

    申请日:2023-11-20

    Abstract: 本发明公开了一种5G场景下基于混合数字命理的资源调度优化方法,包括:设置eMBB和URLLC用户的资源复用参数,分别对用户进行建模,构建k个eMBB用户在特定命理学μ下可达最大数据速率#imgabs0#的计算模型;超可靠低时延通信URLLC流量接入请求后构建URLLC用户n的数据速率#imgabs1#的计算模型,以及根据URLLC用户的中断概率构建其可靠性约束模型;根据#imgabs2#和#imgabs3#的计算模型,确保eMBB用户间的公平性情况下,构建以eMBB用户在数字命理学情况下的总数据速率最大化为目标的资源调度优化模型;执行基于松弛变量和逐次凸逼近方法对优化问题进行重构;对所述资源调度优化模型进行求解,得到动态资源调度结果。最小化URLLC流量类别对eMBB数据速率的损失,在保证eMBB用户速率公平性的情况下最大化eMBB用户总的吞吐量。

    一种基于链路自适应的资源调度方法

    公开(公告)号:CN117425211A

    公开(公告)日:2024-01-19

    申请号:CN202311543665.2

    申请日:2023-11-20

    Abstract: 本发明公开了一种基于链路自适应的资源调度方法,包括:响应于URLLC业务到达基站,将URLLC数据包与当前传输的eMBB频谱进行叠加得到信道增益;根据信道增益,基于匹配理论寻找可叠加复用的eMBB频谱资源,并确定调度机制;若确定调度机制为穿刺打孔机制,对当前传输的eMBB频谱进行穿刺打孔,得到URLLC在eMBB频谱上的穿刺打孔情况;获取当前时隙用于eMBB传输的代码块长度以及降维后的一串资源块RBs的信道条件向量、降维后的URLLC在eMBB频谱上的穿刺打孔情况,输入训练好的网络模型,得到输出的多个调制编码方案对应的预测误码率;在预测误码率不超过设定值的约束下,将eMBB传输的吞吐量最大时对应的调制编码方案作为最终eMBB调制编码方案;根据eMBB调制编码方案,实现资源调度。

    一种基于阻变元件的可编程阻态电路

    公开(公告)号:CN117278020A

    公开(公告)日:2023-12-22

    申请号:CN202311259662.6

    申请日:2023-09-27

    Abstract: 本发明公开了一种基于阻变元件的可编程阻态电路,包括阻变元件、第一N型MOS管、第二N型MOS管、第三N型MOS管、第四N型MOS管以及异或XOR逻辑门,异或XOR逻辑门的两个输入端分别连接编程信号Cro1与Cro2,通过对编程信号Cro1、Cro2分别施加特定时间的电压,实现对阻变元件阻态的编程操作;利用忆阻器的阻变特性与非易失性,通过对编程信号Cro1、Cro2的输入控制,分别实现阻态的上升、下降和维持。本发明对忆阻器阻态的编程的操作,可应用于多种忆阻器模拟电路中调节电路参数,并且结构简单、操作方便、响应速度快,为可编程模拟电路方面提供了新思路。

    一种无线网络数据传输方法、发送端和接收端

    公开(公告)号:CN117220830A

    公开(公告)日:2023-12-12

    申请号:CN202311298229.3

    申请日:2023-10-08

    Abstract: 本发明公开了一种无线网络数据传输方法、发送端和接收端,属于网络通信技术领域;包括:获取原始数据;设定系统参数,根据系统参数将原始数据随机线性编码,生成多个编码数据包;其中,系统参数包括编码冗余度和编码窗口大小;将多个编码数据包依次发送至接收端,根据接收端的反馈结果判断是否调整编码冗余度;本发明在发送端对原始数据进行随机线性网络编码,生成多个编码数据包,接收端根据获取到的编码数据包的编码信息对编码数据包进行取舍,根据接收端的反馈结果判断是否调整编码冗余度,并根据调整过后的编码冗余度重新生成编码数据包,具有编码无码率约束、冗余度可调、中间节点允许再编码的特点。

    一种忆阻器阵列故障测试电路

    公开(公告)号:CN116994634B

    公开(公告)日:2023-12-12

    申请号:CN202311246741.3

    申请日:2023-09-26

    Abstract: 本发明提出一种忆阻器阵列故障测试电路,属于忆阻器测试技术领域。该测试电路包括写电路,读电路,1T1R存储单元,传输电路,四个完全相同的DFT电路;并且,写电路和读电路分别与1T1R存储单元连接,1T1R存储单元与传输电路连接,传输电路以同样的方式与四个相同的DFT电路连接。本发明提出的忆阻器阵列故障测试电路,根据不同的忆阻器模型设定参考电流来检测故障,所提出的忆阻器阵列故障测试电路是基于数模混合环境实现的,其优势在于能检测出忆阻器阵列特有的故障,并且所需的测试序列更加简单;本发明提出的忆阻器阵列故障测试电路能同时和四种参考电流对比,检测时间更短,效率更

    一种忆阻器阵列故障测试电路

    公开(公告)号:CN116994634A

    公开(公告)日:2023-11-03

    申请号:CN202311246741.3

    申请日:2023-09-26

    Abstract: 本发明提出一种忆阻器阵列故障测试电路,属于忆阻器测试技术领域。该测试电路包括写电路,读电路,1T1R存储单元,传输电路,四个完全相同的DFT电路;并且,写电路和读电路分别与1T1R存储单元连接,1T1R存储单元与传输电路连接,传输电路以同样的方式与四个相同的DFT电路连接。本发明提出的忆阻器阵列故障测试电路,根据不同的忆阻器模型设定参考电流来检测故障,所提出的忆阻器阵列故障测试电路是基于数模混合环境实现的,其优势在于能检测出忆阻器阵列特有的故障,并且所需的测试序列更加简单;本发明提出的忆阻器阵列故障测试电路能同时和四种参考电流对比,检测时间更短,效率更高。

    基于随机线性网络编码与卡尔曼滤波算法的文件传输方法

    公开(公告)号:CN115550349A

    公开(公告)日:2022-12-30

    申请号:CN202211198117.6

    申请日:2022-09-29

    Abstract: 本发明公开了一种基于随机线性网络编码与卡尔曼滤波算法的文件传输方法,方法包括:资源节点读取文件数据进入文件发送缓冲区,采用双重编码机制对缓冲区数据进行随机线性编码得到数据包,并将数据包发送给中间节点;中间节点接收上一跳节点发送的有效数据包,结合节点间的数据包编码系数实现数据包的再编码;中间节点和目标节点结合当前网络丢包率,通过卡尔曼滤波算法预测当前最优网络丢包率,计算数据包编码系数;目标节点根据最差分片丢失率计算文件编码系数;目标节点接收数据,实现数据包解码,以及文件传输可靠性保证。

Patent Agency Ranking