一种支持容量与组相联度灵活可配的核外高速缓存装置

    公开(公告)号:CN104778130B

    公开(公告)日:2018-05-22

    申请号:CN201510208562.X

    申请日:2015-04-28

    IPC分类号: G06F12/0893

    CPC分类号: Y02D10/14 Y02D10/151

    摘要: 一种支持容量与组相联度灵活可配的核外高速缓存装置,包括:控制模块,包含高速缓存容量与组相联度配置寄存器,缓存阵列管理器以及缓存访问控制器,根据不同应用的需求动态控制不同数量标签存储器块及数据存储器块工作,实现不同缓存容量及组相联度,并且与接口模块交互,控制缓存数据访问与数据回填;缓存阵列模块,包含若干标签存储器块及数据存储器块,所述标签存储器存储块请求地址的高位标签及缓存有效位,所述数据存储器块存储请求数据;接口模块,包含存储器访问接口模块和从设备接口模块。本发明满足不用应用对性能和功耗的需求、适应性更强。

    用于分布式分层存储系统的下刷方法、装置及存储介质

    公开(公告)号:CN107992434A

    公开(公告)日:2018-05-04

    申请号:CN201711191696.0

    申请日:2017-11-24

    发明人: 冯龙

    IPC分类号: G06F12/123 G06F12/0893

    摘要: 本发明公开了一种用于分布式分层存储系统的下刷方法、装置及存储介质,方法包括:将高速存储介质中的副本数据按照主副本数据的索引信息存储至第一存储表,从副本数据的索引信息存储至第二存储表的规则分配;当第一存储表中主副本数据的索引信息依据LRU算法淘汰出时,将对应的索引信息移至第二存储表的头部;当第二存储表中的副本数据的索引信息依据LRU算法淘汰出时,将该索引信息对应的副本数据下刷至低速存储介质中;当对第二存储表中对应的副本数据操作后,若该副本数据为主副本数据,则将该数据的索引信息移至第一存储表的头部。可见,本方法能够提升数据在被读取时候的命中率,且能够最大程度的提高读取效率。

    一种数据缓存访问方法和数据缓存控制器

    公开(公告)号:CN105183665B

    公开(公告)日:2018-02-13

    申请号:CN201510565986.1

    申请日:2015-09-08

    发明人: 罗宁

    IPC分类号: G06F12/0893

    摘要: 发明人提供一种数据缓存访问方法和数据缓存控制器,涉及数据处理领域,并特别涉及数据缓存。在共享的存储器中分配一段连续的存储空间用于先进先出数据缓存,控制器的首地址指针指向所述存储空间的首地址,尾地址指针指向所述存储空间的尾地址,写指针的值为首地址指针的值,读指针的值为首地址指针的值,初始化存储空间为数据缓存队列;所述读写单位为存储空间读写操作的最小单元,所述存储空间的长度为存储空间中读写单位的个数。上述控制器能较好适应不同程序的开发和运行需求,充分利用存储器资源。

    一种多路组相联的高速缓冲存储器及其处理方法

    公开(公告)号:CN104536911B

    公开(公告)日:2018-01-02

    申请号:CN201410856634.7

    申请日:2014-12-31

    发明人: 信恒超

    IPC分类号: G06F12/0893

    摘要: 本发明公开了一种多路组相联的高速缓冲存储器及其处理方法。包括:M条流水线、控制器和数据存储器,任一流水线包括仲裁电路、标签存储器和判断电路;仲裁电路在第N时刻接收至少一个查询请求,从至少一个查询请求中确定出第一查询请求;标签存储器根据第一索引地址,对自身存储的标签信息进行查询,以获取与第一索引地址对应的至少一个目标标签地址;判断电路判断至少一个目标标签地址中是否存在与第一标签地址相匹配的地址;当不存在与第一标签地址相匹配的地址时,控制器将第一查询请求发给下一级设备或其它流水线处理;每条流水线的标签存储器的标签信息各不相同且M条流水线各自的标签存储器的标签信息为高速缓冲存储器的标签信息的子集。

    标签和数据共同存储在物理行中的DRAM高速缓存

    公开(公告)号:CN103959260B

    公开(公告)日:2017-10-13

    申请号:CN201280059143.9

    申请日:2012-11-21

    摘要: 本发明公开了一种用于在计算系统的大型基于行的存储器中进行有效高速缓存数据存取的系统和方法。计算系统包括处理单元和集成三维(3D)动态随机存取存储器(DRAM)。所述处理单元将3DDRAM用作高速缓存。所述3D DRAM的存储器阵列组中的多行中的每一行至少存储多个高速缓存标签和由所述多个高速缓存标签指示的多条相应高速缓存线。响应于从所述处理单元接收存储器请求,所述3D DRAM根据所述接收的存储器请求在由所述接收的存储器请求内的高速缓存标签指示的给定高速缓存线上执行存储器存取。可以使用单个复杂DRAM事务而不是使用多个DRAM事务来降低延迟和功耗。

    一种粗粒度可重构系统中的配置信息缓存装置及压缩方法

    公开(公告)号:CN103914404B

    公开(公告)日:2017-05-17

    申请号:CN201410177912.6

    申请日:2014-04-29

    申请人: 东南大学

    IPC分类号: G06F12/0893

    摘要: 本发明公开了一种面向粗粒度可重构系统高存储利用率的配置信息缓存装置。其特征在于,包括配置信息输入接口、配置信息输出接口、配置信息存储单元、配置信息查找表和配置信息解析模块。其中,配置信息查找表用于标记所有当前缓存在配置信息缓存中的配置信息内核对应的索引编号;配置信息解析模块用于解析配置信息群组中所包含的配置信息内核的索引编号,并判断该索引编号是否已经存在于当前配置信息缓存的查找表中。配置信息缓存的存储和访问,分别以配置信息内核和配置信息群组为基本操作单位。并提供了相应的压缩存储方法,对于重复的配置信息内核在配置信息缓存中仅保留一份,消除了配置信息的存储冗余,从而提高了配置信息缓存的存储利用率。