一种基于ATE的SIP芯片内部互连测试方法

    公开(公告)号:CN115453324A

    公开(公告)日:2022-12-09

    申请号:CN202211160853.2

    申请日:2022-09-22

    Abstract: 本发明提出一种基于ATE的SIP芯片内部互连测试方法,所述测试方法包括如下步骤:步骤S1、SVF编写互连测试程序;步骤S2、将编写好的SVF程序解析成模式捕获格式文件;步骤S3、将模式捕获格式文件中符合JTAG总线时序的向量进行处理;步骤S4、将获得的测试时序移植到ATE测试系统中,根据SIP芯片中互联模型的具体形式进行互连测试。本发明可以针对SIP芯片与ATE系统之间的不同互连模型,高效快捷地生成JTAG总线测试时序,提升测试效率。

    一种用于集成电路测试系统中DUT的供电电源装置

    公开(公告)号:CN110196613A

    公开(公告)日:2019-09-03

    申请号:CN201910451098.5

    申请日:2019-05-28

    Abstract: 本发明公开了一种用于集成电路测试系统中DUT的供电电源装置,PC上位机根据集成电路测试系统的需要设置系统的预置输出值,并发送给控制器MCU,控制器MCU根据系统的预置输出值控制斩波电路为功率放大器输出相应的电压值,从而控制集成电路测试系统运行;当控制集成电路测试系统运行时,电压/电流采样电路采集电压、电流值,并反馈给控制器MCU,控制器MCU通过内置的反馈控制算法对预置输出值和采样值的偏差值进行处理,进而通过偏差值控制BUCK/BOOST斩波电路的输出电压,从而实现对输出电源精度的控制调节,降低功率放大器的功率耗散,提高功率放大器负载驱动能力。

    一种基于SERDES技术的电感测量装置

    公开(公告)号:CN110082603A

    公开(公告)日:2019-08-02

    申请号:CN201910353692.0

    申请日:2019-04-29

    Abstract: 本发明公开了一种基于SERDES技术的电感测量装置,通过参考时钟源为电感测量提供驱动信号,再将驱动信号的电压幅度放大到要求幅值,有利于扩展测量范围,当正弦驱动信号通过标准电阻输入至被测电感时产生相位和幅度的变化,从而在标准电阻两端产生频率相同,但幅度和相位不同的两路正弦信号,两路正弦信号分别通过运放进行阻抗隔离,然后进行过零比较和电平转换,得到的两路数字信号输入至FPGA的高速串行接收端口,经过处理后得到相位差时间。同时电压测量部分由继电器实现二选一,通过ADC分别完成两路测试信号电压的采集,最后将所有数据传送给DSP,并通过DSP计算出被测电感的感值。

    数字集成电路测试系统中采集通道同步性检测方法

    公开(公告)号:CN109633508A

    公开(公告)日:2019-04-16

    申请号:CN201811581423.1

    申请日:2018-12-24

    CPC classification number: G01R31/3191 G01R35/005

    Abstract: 本发明公开了一种数字集成电路测试系统中采集通道同步性检测方法,根据需要选择一个通道作为基准通道,其余作为待检测通道,将数字集成电路测试系统的工作时钟降频后作为校准信号,将校准信号进行延时后发送到基准通道和待检测通道,且延时按照预设调整步长增加,将工作时钟进行倍频作为采样时钟,对基准通道和第n个待检测通道的采集信号进行采样,根据延时增加过程中基准通道和待检测通道所得到的采样信号进行判断,从而确定待检测通道相对于基准通道的延时。本发明能够检测小于采样周期的通道延时,测量精度由延时精度决定,可以大大降低对采样时钟频率的要求,降低整个方法的实现复杂度。

    一种幅度可控的脉冲快速上升沿整形装置

    公开(公告)号:CN106374889B

    公开(公告)日:2019-02-01

    申请号:CN201610791703.X

    申请日:2016-08-31

    Abstract: 本发明公开了一种幅度可控的脉冲快速上升沿整形装置,包括直流偏置阶跃电路、肖特基二极管组成的3级隔离电路和幅度控制电路;当脉冲信号通过脉冲快速上升沿整形装置后,阶跃恢复二极管由正向导通状态进入电荷驱散状态,当电荷驱散完成后阶跃恢复二极管阻抗迅速增大进入反向截止状态,状态的阶跃式瞬变通过肖特基二极管传递给后级电路,使得负载得到电平由输出低电平阶跃性上升到0,同时利用可控恒流源Ic对阶跃的幅度进行控制,进而得到利用阶跃恢复二极管的阶跃特性整形输出具有幅度可控的快速上升沿脉冲信号。

    一种数字万用表的非线性误差补偿方法

    公开(公告)号:CN106199483B

    公开(公告)日:2018-11-09

    申请号:CN201610423077.9

    申请日:2016-06-13

    Abstract: 本发明公开了一种数字万用表的非线性误差补偿方法,将放大器输入端输入的参考值范围划分为五个区间,然后再根据区间内非线性绝对误差与该区间允许非线性绝对误差的比值来设置区间的分段数,将每个区间按照分段数平均分段;对于每个分段,分别获取若干组数据,每组数据包括参考值和对应的测量值,其中应当有两组数据的参考值位于分段的端点,并且根据对应的测量值得到该分段对应的测量值范围;根据拟合数据对每个分段进行多项式拟合得到多项式公式;在实际测量时,根据测量值对应的测量值范围选择对应多项式公式,计算得到校正值。采用本发明可以对数字万用表中放大器和ADC带来的非线性误差进行补偿,提高数字万用表的线性性能。

    一种幅度可控的脉冲快速上升沿整形装置

    公开(公告)号:CN106374889A

    公开(公告)日:2017-02-01

    申请号:CN201610791703.X

    申请日:2016-08-31

    CPC classification number: H03K5/08

    Abstract: 本发明公开了一种幅度可控的脉冲快速上升沿整形装置,包括直流偏置阶跃电路、肖特基二极管组成的3级隔离电路和幅度控制电路;当脉冲信号通过脉冲快速上升沿整形装置后,阶跃恢复二极管由正向导通状态进入电荷驱散状态,当电荷驱散完成后阶跃恢复二极管阻抗迅速增大进入反向截止状态,状态的阶跃式瞬变通过肖特基二极管传递给后级电路,使得负载得到电平由输出低电平阶跃性上升到0,同时利用可控恒流源Ic对阶跃的幅度进行控制,进而得到利用阶跃恢复二极管的阶跃特性整形输出具有幅度可控的快速上升沿脉冲信号。

    基于粒子群算法的FIR滤波器设计方法

    公开(公告)号:CN106067783A

    公开(公告)日:2016-11-02

    申请号:CN201610420662.3

    申请日:2016-06-13

    CPC classification number: H03H17/00 H03H2017/0081

    Abstract: 本发明公开了一种基于粒子群算法的FIR滤波器设计方法,以FIR滤波器的单位冲激响应作为粒子群算法的粒子位置向量,基于FIR滤波器的滤波后信号的信噪比和FIR滤波器的均方误差来设计粒子群算法的适应度函数,迭代得到FIR滤波器。本发明基于信噪比和均方误差最小化准则设计粒子群算法的适应度函数,采用粒子群算法对FIR滤波器进行设计,从而得到兼顾信噪比性能的FIR滤波器。

    一种具有串行总线协议连续触发功能的逻辑分析仪

    公开(公告)号:CN103995764B

    公开(公告)日:2015-08-26

    申请号:CN201410217679.X

    申请日:2014-05-21

    Abstract: 本发明公开了一种具有串行总线协议连续触发功能的逻辑分析仪,FPGA中的每个连续触发模块对应一种串行总线协议,连续触发模块中的时钟计数器提供时钟溢出标志和时钟数据,每个连续触发状态机对应一种触发方式,接收通道数据并根据连续触发控制字触发采集连续触发数据,在采集数据完成后的下一周期内令存数使能信号有效,触发数据选择器选择连续触发数据输出至拼数模块,选择存数使能信号输出至数据选择器,拼数模块将时钟数据和连续触发数据组合后输出至数据选择器。FPGA中的数据选择器根据触发类型控制字输出对应连续触发数据和存数使能信号至异步FIFO模块,异步FIFO模块存储连续触发数据并供ARM处理器读取。本发明用硬件实现了串行总线协议的连续触发。

Patent Agency Ranking