一种基于流水线结构的并行放大量化ADC

    公开(公告)号:CN119298912A

    公开(公告)日:2025-01-10

    申请号:CN202411828656.2

    申请日:2024-12-12

    Abstract: 本发明属于数字模拟混合集成电路领域,具体涉及一种基于流水线结构的并行放大量化ADC。本发明采用闭环级间放大器作为级间放大器,级间放大器相应的次级量化子ADC采用并行放大量化子ADC,构成整个流水线ADC的架构,其次级量化时序以并行放大量化子ADC中的CTADC执行低功耗、低精度的量化任务,而高精度的量化任务由DTADC完成。本发明中次级量化时序改变了通常在级间放大器完全建立后的离散时间量化,增加一部分的连续时间量化,让放大和量化并行进行,大大提高了速度,兼顾功耗和精度;并且本发明还可以级联f级的级间放大器和次级并行放大量化子ADC,构成f+2级的流水线结构,以达成更高的性能诉求。

    一种基于RRAM的可重构神经网络模数转换器

    公开(公告)号:CN118868927A

    公开(公告)日:2024-10-29

    申请号:CN202411071785.1

    申请日:2024-08-06

    Abstract: 本发明属于模拟集成电路技术和人工智能交叉领域,具体为一种基于RRAM的可重构神经网络模数转换器。本发明将RRAM sub‑ADC作为流水线单级转换器,减小量化器对RRAM的精度要求,提升架构实用性,实现sub‑ADC的非线性量化功能;通过控制中间级流水线模块的级数,实现模数转换器量化精度的可重构特性;并进一步提供了通过基于硅基半导体的电容阵列、减法器以及残差放大器,降低模型训练算法的难度,提升收敛性,并辅以首级流水线模块中基于神经网络的sub‑ADC,实现了神经网络和硅基电路的融合。本发明为模数转换器的可重构以及非线性量化兼备提供了一种新思路。

    一种基于时钟边沿重新排列的波形失真矫正电路

    公开(公告)号:CN118017980B

    公开(公告)日:2024-06-04

    申请号:CN202410425536.1

    申请日:2024-04-10

    Abstract: 本发明属于模拟集成电路领域,具体为一种基于时钟边沿重新排列的波形失真矫正电路。本发明基于对时钟边沿提取并重新排列的思想,利用两个失真信号Injp和Injn上升沿之间或者下降沿之间的间隔时间为二分之一周期的特点,分别通过上升沿/下降沿提取及反向电路,对二者的上升沿/下降沿进行提取并反向,用这个上升沿/下降沿生成一个新的下降沿/上升沿;并分别另行通过上升沿/下降沿提取电路得到二者的上升沿/下降沿;再将这两组信号进行交叉组合得到输出波形信号Out_P和Out_N,从而使得输出Out_P、Out_N的上升沿和下降沿分别与这两个输入信号的上升沿或下降沿对齐。本发明有效解决了现有技术引入附加抖动的问题,兼具低复杂度、高速、低噪声的功效。

    一种无需启动电路的RC振荡器
    74.
    发明公开

    公开(公告)号:CN117478069A

    公开(公告)日:2024-01-30

    申请号:CN202311555430.5

    申请日:2023-11-21

    Abstract: 本发明属于模拟集成电路领域,具体为一种无需启动电路的RC振荡器。本发明利用施密特触发器作为RC振荡器中的比较器,利用施密特触发器的迟滞效应和正反馈特性降低回踢噪声的影响;同时在施密特触发器中添加复位端口,从而在电路启动时解除RS触发器输入端同时为低电平的工作状态;并通过延时控制模块将RS触发器的两输出信号经过延时后分别作用在两施密特触发器的复位端,确保施密特触发器的复位信号不会在输入信号变化之前提早对输出结果进行控制,避免了时序错误。本发明有效解决了现有RC振荡器需要启动电路和噪声较高的问题。

    一种动态SAR ADC电容阵列结构
    75.
    发明公开

    公开(公告)号:CN117176150A

    公开(公告)日:2023-12-05

    申请号:CN202311123552.7

    申请日:2023-09-01

    Abstract: 本发明属于模拟集成电路技术领域,具体为一种动态SAR ADC电容阵列结构。本发明将最高位电容和终端电容外的电容设置为分裂电容,其中次高位电容均匀分裂,其余分裂电容不均匀分裂。在量化过程中只对分裂电容中的一个电容进行上切或下切(不均匀分裂的电容,将较小电容进行上切或者下切),另一个电容下极板仍保持接共模电压Vcm;在CDAC建立完成之后两个电容下极板均被浮空,通过在量化过程中不断浮空高位电容下极板的方式,连续减少下极板进行有源切换的电容的个数,下极板已经被浮空的电容两端的电压差不发生变化,电容不再抽取或泄放电荷,于是不再贡献动态功耗,在不影响其功能和性能的前提下,ADC的切换功耗显著降低。

    一种采用双比较器的高速SAR ADC
    76.
    发明公开

    公开(公告)号:CN116961665A

    公开(公告)日:2023-10-27

    申请号:CN202310758217.8

    申请日:2023-06-26

    Abstract: 本发明属于模数混合集成电路技术领域,具体为一种采用双比较器的高速SAR ADC。本发明在SAR ADC的转换过程中,通过两个比较器交替工作对电容阵列上极板电压进行比较;在完成比较之后,开关控制逻辑直接根据比较结果进行开关切换,使得SAR Logic中对比较器比较结果的锁存操作与电容下极板开关切换操作并行进行。本发明可以保证SAR ADC在量化每一位时,有且仅有一个开关控制模块接受比较器的比较结果,保证开关切换的正确性;并且SAR Logic中的移位存储操作与开关切换操作并行进行,从而使得SAR ADC的环路延时仅为比较器的比较时间tcomparator、开关切换时间tsw和电容阵列建立时间tcdac,大大提高了SAR ADC的工作速度。

    一种适用于二进制电容式DAC的紧凑型电容排布方法

    公开(公告)号:CN116094523A

    公开(公告)日:2023-05-09

    申请号:CN202310202852.8

    申请日:2023-03-06

    Abstract: 本发明属于模拟集成电路技术领域,特别涉及一种适用于二进制电容式DAC的紧凑型电容排布方法。本发明通过将二进制电容式DAC电容阵列的单位电容分成2N/2行和2N/2列的正方形矩阵,并设置轴M0~MN/2和金属线K0~KN/2‑1,将金属线K0~KN/2‑1两侧的单位电容上极板以两两共用的方式和电容从低位到高位依次集中式对称布局,不仅提升了电容阵列的对称性和紧凑性,还最大程度保证模数转换器的静态性能、动态性能,降低模数转换器芯片面积。本发明最大限度简化了单位电容下极板走线,同时添加对地屏蔽线抑制单位电容间的耦合电容,进一步提升了电容阵列的对称性和紧凑性。

    一种适用于极低温的电压基准源

    公开(公告)号:CN115617113A

    公开(公告)日:2023-01-17

    申请号:CN202211388884.3

    申请日:2022-11-08

    Abstract: 本发明属于集成电路设计技术领域,涉及一种适用于极低温的电压基准源。本发明利用栅源漏短接的PMOS管M1、M2和M3结构的源和漏的高掺杂区与N阱构成PN结,短接后的PMOS管两端电压差具有CTAT特性,M1产生CTAT电压;而M1与M2的电压差值具有PTAT特性。同时由于设定第一节点X与第二节点Y的电压V1与V2经运算放大器调制后相等,因此第一电阻R1两端电压即为PTAT电压。而I0、mI0和kI0的关系满足电压求和电路将正温度系数PTAT电压产生电路和负温度系数CTAT电压产生电路产生的两个电压叠加后,实现将PTAT电压与CTAT电压叠加后得到零温度系数的基准电压。本发明解决了在极低温下BJT失效的问题,在4K到77K的极低温环境有效。

    一种基于电流比较的SPAD淬灭电路
    80.
    发明公开

    公开(公告)号:CN115574936A

    公开(公告)日:2023-01-06

    申请号:CN202211108771.3

    申请日:2022-09-13

    Abstract: 本发明属于模拟集成电路技术领域,具体涉及一种基于电流比较的SPAD淬灭电路。本发明应用电流镜感应雪崩电流,再通过电流比较检测雪崩电流信号,经反相器处理后输出脉冲信号;此结构有效地加快了单光子探测的响应速度,缩短淬灭时间,从而减小单光子雪崩光电二极管SPAD的电荷数量;还采用了一种可调时间的延迟保持电路,针对不同单光子雪崩光电二极管SPAD的特性,降低后脉冲等非理想因素产生的概率,增加电路灵活度,使电路更加可靠。本发明的淬灭和复位速度快,可以在几纳秒内实现单光子雪崩光电二极管的淬灭与复位。有效解决了传统单光子探测器淬灭电路因雪崩电流响应速度慢而导致淬灭复位时间长,从而引起单光子探测效率低的问题。

Patent Agency Ranking