一种单双极混合高效忆阻逻辑电路及其控制方法

    公开(公告)号:CN109388853B

    公开(公告)日:2023-03-24

    申请号:CN201811045864.X

    申请日:2018-09-07

    Applicant: 北京大学

    Abstract: 本发明公开了一种单双极混合高效忆阻逻辑电路及其控制方法。本发明通过构建混合忆阻逻辑单元,能够在同一单元实现多种布尔逻辑功能,且每一种布尔逻辑仅需一步逻辑操作即可完成;通过扩展混合忆阻逻辑单元进一步构建单极性器件包围双极性器件构成的混合忆阻逻辑阵列,从而实现更加复杂的逻辑功能,根据实际情况同时在多行或多列之间实现并行运算,操作更加灵活、高效;另外,只需一步初始化操作就可以在同一阵列当中实现多种不同逻辑功能的转换,具备很高的逻辑功能可重构性;只需要选取不同的顶电极材料分别构建单极性忆阻阵列和双极性忆阻阵列即可;本发明实现非易失逻辑具有较大的优势,因此可以作为实现高效可重构非易失逻辑的通用方法。

    一种具有环形侧壁的高一致性忆阻器及其制备方法

    公开(公告)号:CN114665013A

    公开(公告)日:2022-06-24

    申请号:CN202210286847.5

    申请日:2022-03-23

    Abstract: 本发明公开了一种具有环形侧壁的高一致性忆阻器及其制备方法。所述忆阻器包括衬底和位于衬底上的电极‑阻变层‑储氧层‑电极结构,其特征在于,所述储氧层带有环形侧壁,环形侧壁的材料相较于储氧层具有更高的电阻率。本发明通过常规CMOS工艺在功能层中形成环形侧壁,环形侧壁的存在能够在侧壁处阻断储氧层和周围氧化层之间的离子交换,从而提高储氧层氧空位浓度的一致性,进而改善器件的一致性。通过调整淀积的功能层材料厚度及合理控制环形侧壁的成分和宽度可以实现不同程度的改善效果,最终实现具有高一致性的忆阻器件。同时,本发明的器件具有低操作电压及制备工艺与传统CMOS工艺相兼容的优点,对于神经网络计算硬件的最终实现有着重要的意义。

    一种线性缓变忆阻器及其制备方法

    公开(公告)号:CN106098932A

    公开(公告)日:2016-11-09

    申请号:CN201610425841.6

    申请日:2016-06-16

    Applicant: 北京大学

    CPC classification number: H01L45/146 H01L45/1616

    Abstract: 本发明公开了一种线性缓变忆阻器及其制备方法,该忆阻器在电极和阻变材料的界面处插入了一层对离子扩散速率具有调制效应的扩散调制层,本发明使得忆阻器导电细丝的形成和熔断处的离子扩散速率可以通过插入的扩散调制层达到不同的调制效果,从而实现对忆阻器特性的优化,使器件展现出阻值连续线性变化且更趋近于生物突触的特性。同时,器件具有低功耗及制备工艺与传统CMOS工艺相兼容的优点,对于神经网络计算硬件的最终实现有着重要的意义。

    一种存算一体阵列中非易失性忆阻器的编程方法

    公开(公告)号:CN119943108A

    公开(公告)日:2025-05-06

    申请号:CN202510003347.X

    申请日:2025-01-02

    Applicant: 北京大学

    Abstract: 本发明提出了一种存算一体阵列中非易失性忆阻器的编程方法,属于阻变存储器技术领域。本发明引入了写入脉冲宽度步进的操作,与脉冲幅值步进相结合,使得所能达到的写入强度范围更大,能够应对涨落更大的非易失性忆阻器及其阵列的编程,提高编程成功率。本发明对于大规模忆阻器存内计算应用、边缘端资源受限的忆阻器存内计算应用等应用场景有着巨大的价值。

    一种阻变存储器及其操作方法
    76.
    发明公开

    公开(公告)号:CN118613060A

    公开(公告)日:2024-09-06

    申请号:CN202410730387.X

    申请日:2024-06-06

    Applicant: 北京大学

    Abstract: 本发明公开一种阻变存储器及其操作方法,属于微电子和集成电路技术领域。本发明通过设计第一电极‑第一阻变层‑中间层‑第二阻变层‑第二电极结构,结合各层材料的特殊设计和操作方法,利用第二阻变层作为串联电阻在第一阻变层的成形(Forming)操作中施加限流或优化限流效果,降低了阻变存储器失效的可能性,且避免了对阻变存储器的后续使用过程产生负面影响,使串联电阻导致的等效开关比降低的问题得到了极大的改善,同时没有引入额外的面积开销。

    一种读写可重构的忆阻器存算一体系统

    公开(公告)号:CN116741235A

    公开(公告)日:2023-09-12

    申请号:CN202310673208.9

    申请日:2023-06-08

    Applicant: 北京大学

    Abstract: 本发明公开了一种读写可重构的忆阻器存算一体系统,包括由M×N个1T1R结构单元组成的忆阻器阵列,每一列设置一条字线WL和一条源线SL,每一行设置一条位线BL,WL与SL平行,而BL与WL和SL垂直;在1T1R结构单元中,晶体管的源端连接SL,栅极连接WL,忆阻器的一端连接晶体管的漏端,另一端连接BL;阵列读出数据既可以从BL端输出,也可以从SL端输出,具有可重构性。该忆阻器存算一体系统可以有效防止阵列操作过程中所施加电压超过晶体管额定电压;结合本发明的操作方式,在对阵列进行读写时可以有效防止串扰与漏电,可以在无漏电情况下进行批量Forming/Set/Reset操作。

    抗菌促成骨复合功能多孔骨科植入物及其制备方法

    公开(公告)号:CN107661544B

    公开(公告)日:2020-06-09

    申请号:CN201710902781.7

    申请日:2017-09-29

    Inventor: 张腾 刘忠军

    Abstract: 本发明涉及抗菌促进骨整合功能多孔骨科植入物、制备方法,该方法包括(1)利用3D打印技术制得多孔骨科植入物;(2)利用微弧氧化法对多孔骨科植入物进行表面处理,在多孔骨科植入物表面覆盖含有钙磷元素的微弧氧化涂层;(3)将经步骤(2)处理后的植入物浸入2~5mg/mL的盐酸多巴胺溶液中,在30~45℃下恒温震荡20~24小时;(4)以去离子水或蒸馏水作为溶剂,加入肝素钠配制成浓度为1~5mg/mL的肝素钠溶液,再以肝素钠溶液作为溶剂,加入庆大霉素配制成浓度为1~5mg/mL的庆大霉素溶液;将经步骤(3)处理后的植入物浸入庆大霉素溶液中,在30~45℃下恒温震荡4~10小时,制得该植入物。

    基于RRAM的无偏真随机数生成方法和生成器

    公开(公告)号:CN106814991B

    公开(公告)日:2019-12-13

    申请号:CN201710049933.3

    申请日:2017-01-23

    Applicant: 北京大学

    Abstract: 本发明公布了基于阻变存储器RRAM的无偏真随机数生成方法及生成器。将两个RRAM通过并联方式连接,使得阻变电压同时施加在两个RRAM上,两个RRAM均处于高阻态且阻值不同;或通过串联方式连接,使得阻变电压通过分压方式落在两个RRAM上,控制施加的阻变电压的大小为单个RRAM的阻变电压的2倍,使得两个RRAM的阻值分别处于高阻和低阻的随机状态;然后,方案A为交替施加正负不同的读取电压;方案B为将产生的信号再接入零位比较器并将两个零位比较器的输出端一起接入选择器,同时添加一个周期的时钟信号作为选择信号,交替输出两个零位比较器的结果。本发明在保证产生无偏性真随机数的同时,操作简单易行,实用性强。

    一种缓解非易失性忆阻器电导弛豫效应的编程方法

    公开(公告)号:CN119889393A

    公开(公告)日:2025-04-25

    申请号:CN202411964769.5

    申请日:2024-12-30

    Applicant: 北京大学

    Abstract: 本发明提出了一种缓解非易失性忆阻器电导弛豫效应的编程方法,属于阻变存储器技术领域。本发明通过给忆阻器施加正反向亚阈值电导巩固脉冲使所写入的电导状态变得稳定,从而有效地抑制了电导随时间的弛豫效应,使所写入的信息更准确。同时,相比于已被报道的编程方法,大大降低了编程过程复杂度和时间成本,也不需要引入额外的硬件支持,对双向弛豫效应也能达到很好的抑制效果,有利于实现需要准确存储信息的应用场景,包括科学数值计算、高效类脑计算等,具有颇高的应用发展前景。

Patent Agency Ranking