-
公开(公告)号：CN102565461B
公开(公告)日：2014-04-02
申请号：CN201210049979.2
申请日：2012-02-29
Applicant: 哈尔滨工业大学
IPC: G01R1/00
Abstract: 矩阵开关模块中继电器开/关次数实时记录装置及采用该装置实现开/关次数记录的方法，本发明涉及矩阵开关模块中继电器开/关次数实时记录装置及采用该装置实现开/关次数记录的方法。它是为了解决随着使用时间的增加继电器损坏的概率急剧上升和矩阵开关中继电器的电气寿命是有限的问题。本发明包括矩阵开关切换命令缓冲单元、矩阵开关切换命令译码单元、E2PROM读写控制单元、计数缓冲单元、数据校验单元和串行E2PROM存储单元，所述的矩阵开关切换命令缓冲单元为先入先出存储器。通过对开关切换命令的解析，译出进行开/关动作的继电器编号，并将该继电器开/关次数存入串行E2PROM存储单元中。本发明适用于自动测试领域。
-
公开(公告)号：CN103399280A
公开(公告)日：2013-11-20
申请号：CN201310331999.3
申请日：2013-08-01
Applicant: 哈尔滨工业大学
IPC: G01R31/36
Abstract: 基于NSDP-AR模型的锂离子电池循环寿命预测方法，涉及一种锂离子电池循环寿命预测方法。本发明解决了AR模型对电池容量非线性退化特征预测能力较差的问题。所述方法为：根据待预测的锂离子电池的AR模型对锂离子电池进行容量的预测；根据容量预测序列ARpredict，提取近似全寿命周期百分比kp’序列；在待预测锂离子电池投入在线使用前，对拟合组各电池进行充放电测试，建立拟合组各电池各自的NSDP-AR模型对待预测的锂离子电池与拟合组各电池的容量退化趋势进行关联性分析，得到关联度ri，采用基于关联度的加权手段确定在线时待预测锂离子电池非线性退化因子KT的参数估计结果，对容量预测结果ARpredict进行非线性校正。本发明适用于对锂离子电池循环寿命的预测。
-
公开(公告)号：CN103390205A
公开(公告)日：2013-11-13
申请号：CN201310329418.2
申请日：2013-07-31
Applicant: 哈尔滨工业大学
IPC: G06Q10/04
Abstract: 功耗约束下基于软核的三维SoC测试调度方法，属于三维SoC测试调度技术领域。本发明解决了在三维SoC中同时包含粗粒度、细粒度IP核的情况下，无法对三维SoC的测试时间进行优化的问题。具体过程为：基于软核的三维SoC包括粗粒度IP核和细粒度IP核，建立三维SoC测试调度的数学模型其中xij表示一个二进制变量，若IP核i和IP核j并行测试，则有xij=1，否则xij=0，tj为IP核j的测试时间，|M|表示一个SoC中的IP核总数，表示并行测试的各IP核测试时间的最大值，yi表示一个二进制变量，设IP核的标号j
-
公开(公告)号：CN103346970A
公开(公告)日：2013-10-09
申请号：CN201310329257.7
申请日：2013-07-31
Applicant: 哈尔滨工业大学
IPC: H04L12/761
Abstract: 一种SpaceWire动态路由实现方法，涉及一种spaceWire路由实现方法。它是为了解决现有的SpaceWire路由器均为静态路由器，导致应用灵活性差，以及spaceWire网络的扩展性也较差的问题。其方法：新加入的SpaceWire节点加入网络后，首先广播发出一个路由请求数据包，网络系统中的SpaceWire路由器接收到此数据包时，根据对应的物理端口更新路由请求数据包中的物理地址并广播转发，更新路由表。其它SpaceWire节点更新所存储的其它节点信息后，加入自己的相关信息后，形成路由请求回复数据包发送给新加入SpaceWire节点。路由请求回复数据包经过SpaceWire路由器时，SpaceWire路由器更新数据包中的物理地址后转发给新加入SpaceWire节点。新加入SpaceWire节点收到路由请求回复数据包后，更新所存储的其它节点的相关信息。本发明适用于通信过程中的动态路由建立。
-
公开(公告)号：CN103336747A
公开(公告)日：2013-10-02
申请号：CN201310282087.1
申请日：2013-07-05
Applicant: 哈尔滨工业大学
Abstract: VxWorks操作系统下CPCI总线数字量输入与开关量输出可配置驱动器及该驱动方法，涉及VxWorks操作系统下CPCI总线数字量输入与开关量输出驱动技术。它为了解决现有针对VxWorks操作系统下基于CPCI总线的数字量输入与开关量输出固定连接关系开发的驱动方法不具有可配置功能、灵活性差的问题。本发明所述的驱动方法为：将开关量输出和数字量输入信息写入配置表文件中，调用VxWorks操作系统的写操作和读操作驱动接口函数，该函数通过两次比对判断是否配置成功。具有数字量输入与开关量输对应关系可配置的优点。本发明适用于VxWorks操作系统下CPCI总线数字量输入与开关量输出驱动技术领域。
-
Patent Agency Ranking
公开(公告)号：CN102305911B
公开(公告)日：2013-05-01
申请号：CN201110162065.2
申请日：2011-06-16
Applicant: 哈尔滨工业大学
IPC: G01R31/3185
Abstract: 利用差值进行二次分配的扫描链平衡方法。它涉及系统芯片SOC测试技术领域。它为了缩短SOC的测试时间，进而降低测试费用。首先，将IP核内部各扫描链按照降序排列，从中找到最大的扫描链S(max)，将最大的扫描链S(max)除以调整系数adj的长度作为基准长度，最接近于基准长度的扫描链设定为基准的扫描链S(adj)；然后，将IP核内部各扫描链的长度与基准的扫描链S(adj)的长度进行比较，大于基准的扫描链S(adj)则设定为长扫描链S＞，小于等于基准的扫描链S(adj)则设定为短扫描链S≤，将所有长扫描链S＞按照基准的扫描链S(adj)的长度进行第一次分配；再计算出每一个长扫描链S＞与基准的扫描链S(adj)的差值di’，将所有短扫描链S≤与所有差值di’从大到小排序后，进行第二次分配。它应用于集成电路中。
-
公开(公告)号：CN101901203B
公开(公告)日：2013-05-01
申请号：CN200910310708.6
申请日：2009-11-30
Applicant: 哈尔滨工业大学
IPC: G06F13/40
Abstract: 多通道大容量并行数据采集装置，它涉及数据采集装置。它为解决传统多通道数据采集装置存在输入高带宽信号隔离会造成信号的失真；输入信号通道数的增加造成隔离成本和通道延时的增加，增加控制逻辑的复杂性的问题而提出。控制模块1第二至第四控制信号输出端分别与数字隔离模块的第一至第三控制信号输入端相连，数字隔离模块的第一至第三控制信号输出端通过控制总线分别与每个所述模数转换组件的第一至第三控制信号输入端相连，所述每个模数转换组件之间并联在控制总线上。本发明可以实现任意通道信号的并行采集；系统采样率可动态配置；对任意输入信号无影响；系统逻辑控制简单，可广泛适用于各种需要较高信号幅值精度和采样速度的场合。
-
公开(公告)号：CN101764664B
公开(公告)日：2013-01-16
申请号：CN201010300944.2
申请日：2010-01-29
Applicant: 哈尔滨工业大学
Abstract: 具有错误检测报警功能的PCM信号监测装置及其错误检测报警的方法。它涉及一种PCM信号监测装置及其错误检测报警的方法。它为解决现有装置不能在对PCM信号进行解码同时，对可能出现时钟信号滞后门控信号、数据信号滞后时钟信号、时钟信号占空比失衡的错误进行检测报警的缺陷而提出。信号隔离与电平转换模块将外部遥测或遥控检测信号转换后通过遥测或遥控检测信号输出端发送给信号解码及错误检测报警模块的遥测或遥控检测信号输入端，信号解码及错误检测报警模块通过信号解码及错误检测报警模块内部固化的时钟信号滞后门控信号、数据信号滞后时钟信号和时钟信号占空比错误逻辑状态机来进行检测报警。它可以广泛应用于需要对PCM信号进行数据监测及错误检测的各种场合。
-
公开(公告)号：CN102664622A
公开(公告)日：2012-09-12
申请号：CN201210050004.1
申请日：2012-02-29
Applicant: 哈尔滨工业大学
IPC: H03K19/177 , G01R1/00
Abstract: 支持四种工作模式的矩阵开关的控制系统及方法，涉及一种矩阵开关的控制系统，为了解决现有开关模块中不能实现精确时间定时切换信号和不同开关模块之间不能同步切换信号的问题。命令打包单元用来对总线接口数据打包成开关切换命令码，缓冲区用来存储连续开关切换命令，寄存器组用来设置开关切换命令控制单元工作模式和实时监控开关切换命令缓冲区的状态；开关切换命令控制单元控制开关切换命令执行单元执行命令；通过总线接口输入的工作模式信息，可实现立即运行、命令触发、硬线单次触发、硬线连续触发4种开关切换模式。它用于控制矩阵开关。
-
公开(公告)号：CN101976216B
公开(公告)日：2012-09-05
申请号：CN201010519749.9
申请日：2010-10-26
Applicant: 哈尔滨工业大学
IPC: G06F11/22
Abstract: 基于IEEE 1500标准的IP核测试结构及测试方法，涉及IP核测试结构和方法，解决了现有的IP核测试技术耗时长、测试效率低的问题，过程如下：一、开启配置信号生成模块，生成测试所需的配置信号；二、开启命令总线分配模块，在配置信号的作用下将命令总线与被测IP核的命令信号线相连。三、开启测试指令生成模块，在上层控制指令的作用下，给被测IP核提供控制信号和编码后的测试指令。四、开启数据总线分配模块，配置测试数据传输的通路。五、开启相应的测试数据生成模块，给被测IP核提供测试激励。六、使被测IP核正常工作，捕获IP核的测试响应。本发明通过在FPGA内增加测试结构实现了IP核的测试，设计简单而灵活。
-
-
-
-
-
-
-
-
-
Search Results
575
records
(took 0.035 seconds)
