-
公开(公告)号：CN115329949A
公开(公告)日：2022-11-11
申请号：CN202211006130.7
申请日：2022-08-22
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种基于真值表的函数自动生成方法和系统，包括：基于真值表的问题中逻辑表达式各语法符号的关系与它们的在实际处理的序列中距离大小无关、逻辑表达式的生成语义规则与布尔向量函数示例采样的结果长度无关的科学规律，作为解决基于真值表函数自动化生成问题的科学依据。还设计了一种编码器‑解码器结构的神经网络模型用于解决基于真值表生成函数的问题，该模型用两个自注意力机制编码器分别对输入和输出进行编码，用1个自注意力机制解码器自回归地输出对应的逻辑表达式，在编码器和解码器之间使用注意力机制；为解决基于真值表函数自动化生成问题提供了技术方案，相比同期主流基准模型在指定数据集上取得了更好的效果。
-
公开(公告)号：CN114697673A
公开(公告)日：2022-07-01
申请号：CN202011607729.7
申请日：2020-12-30
Applicant: 中国科学院计算技术研究所
IPC: H04N19/42 , H04N19/13 , H04N19/124 , G06N3/08
Abstract: 本发明提出一种基于流间数据混洗的神经网络量化压缩方法及系统，包括获取经过量化处理后待压缩的神经网络数据，对该神经网络数据进行分块，得到多个数据块；对每一个该数据块分配一个数据流进行压缩，且数据流随机选择输入缓存或根据预设规则选择输入缓存，得到该数据块的压缩结果；集合各数据块的压缩结果，作为该神经网络数据的压缩结果；本发明避免了连续从同一个输入缓存读取数据，增加了单个数据流的输入随机性，进一步平衡各数据流的编码速率，从而提高硬件资源的利用效率。
-
公开(公告)号：CN114697672A
公开(公告)日：2022-07-01
申请号：CN202011607727.8
申请日：2020-12-30
Applicant: 中国科学院计算技术研究所
IPC: H04N19/42 , H04N19/13 , H04N19/124 , H04N19/122 , G06N3/08
Abstract: 本发明提出一种游程全零编码的神经网络量化压缩方法和系统，包括：对神经网络数据中的零数据进行游程编码，得到第一中间数据；将第一中间数据的游程为3的编码片段替换为ZeroLiteral字符，得到第二中间数据；判断第二中间数据中与ZeroLiteral字符相同的字符是否为神经网络数据中的原字符，若是，则将第二中间数据中与ZeroLiteral字符相同的字符替换为ZeroExtra字符，同时在其后增加表示其为原字符的标志位，否则将第二中间数据中与ZeroLiteral字符相同的字符替换为ZeroExtra字符，同时在其后增加表示其为替换字符的标志位。本发明提出了游程全零编码，可以高效的无损压缩神经网络数据且游程全零编码包括二阶字符替换，减少了数据中0出现的数量，为后续哈夫曼编码留出了更多的压缩空间。
-
公开(公告)号：CN111857833A
公开(公告)日：2020-10-30
申请号：CN202010689149.0
申请日：2020-07-16
Applicant: 中国科学院计算技术研究所 , 中国科学院大学
Abstract: 本公开提供一种并行计算智能处理器及并行计算智能处理方法，并行计算智能处理器包括：至少两个分形计算子单元根据分形计算指令进行分形计算，其中，各个分形计算子单元的结构之间具备层次同性；分形计算子单元的数量根据执行的分形计算对应的程序设定；控制器根据分形计算子单元的数量及硬件资源生成分形计算指令，并发送分形计算指令至分形计算子单元；规约运算器对分形计算结果进行规约运算，其中，规约运算的速率与分形计算子单元具有的处理器的数量成正比；并行计算智能处理器计算过程中使用到的存储总量与并行计算智能处理器具有的处理器的数量无关。
-
公开(公告)号：CN111857824A
公开(公告)日：2020-10-30
申请号：CN202010685285.2
申请日：2020-07-16
Applicant: 中国科学院计算技术研究所 , 中国科学院大学
IPC: G06F9/30
Abstract: 本公开提供一种用于分形智能处理器的控制系统、方法及电子设备，控制系统包括：分解器，包括通用处理单元、存储器、第一状态栈及第二状态栈，其中，存储器用于存储分形可重配指令集对应的控制代码；第一状态栈及第二状态栈用于保存通用处理单元的执行状态；通用处理单元用于在访问第一状态栈时，根据控制代码对分形可重配指令集进行串行分解，得到串行分解子指令；降级模块，用于对串行分解子指令进行降级；通用处理单元还用于在访问第二状态栈时，根据控制代码对降级后的串行分解子指令并行分解，得到满足分形智能处理器中所有分形计算子单元并发运行的并发度要求的并行分解子指令。该控制系统可根据分形可重配指令集结构有效支持任意分形运算。
-
Patent Agency Ranking
公开(公告)号：CN111831333A
公开(公告)日：2020-10-27
申请号：CN202010689147.1
申请日：2020-07-16
Applicant: 中国科学院计算技术研究所
Abstract: 本公开提供一种用于智能处理器的指令分解方法、装置及电子设备，所述智能处理器根据分形指令进行分形运算，所述方法包括：确定对所述分形指令的操作数进行分解的维度的分解优先级；根据所述分解优先级选择当前分解的维度；在所述当前分解的维度上，对所述分形指令的操作数进行串行分解。该指令分解方法，能够在合理时间范围内找到最佳分解方案，依据最佳分解方案，串行分解器按照粒度循环输出指令模板，通过累加，计算分解出的子指令中各操作数的地址，从而提高分形运算的并行效率。
-
公开(公告)号：CN107203807B
公开(公告)日：2020-10-02
申请号：CN201610149920.9
申请日：2016-03-16
Applicant: 中国科学院计算技术研究所
Abstract: 本发明适用于计算机技术领域，提供了一种神经网络加速器的片上缓存带宽均衡方法、系统及其装置，包括如下步骤：A、将神经网络划分为多个内部数据特征一致的子网；B、对每个所述子网进行计算，获得每个所述子网的第一计算结果；C、根据每个所述子网的第一计算结果计算所述神经网络的总计算结果，借此，本发明提升了神经网络的计算效率。
-
公开(公告)号：CN101487876B
公开(公告)日：2011-08-03
申请号：CN200910078243.6
申请日：2009-02-23
Applicant: 中国科学院计算技术研究所
IPC: G06F11/36 , G01R31/3183
Abstract: 本发明公开了验证向量的优化方法及装置。该方法，包括下列步骤：根据仿真后的初始验证向量，获得所述初始验证向量对所定义的功能点的覆盖率的信息，初始化已覆盖功能点列表，构建分类模型；将新生成的验证向量送入所述分类模型，预测新生成的验证向量对所述功能点的覆盖率，并将使得对所述功能点的覆盖率提高的新生成的验证向量进行仿真，根据仿真结果更新功能点列表，得到覆盖率较高的验证向量。其能够在达到相同覆盖率的情况下，减少了需要进行仿真的验证向量的数目尽可能减少验证向量的使用，缩短仿真时间，从而提高验证效率，加速验证收敛。
-
公开(公告)号：CN101488160B
公开(公告)日：2011-03-23
申请号：CN200910078326.5
申请日：2009-02-25
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及覆盖率驱动随机验证集成电路的方法和系统，该方法包括：步骤1，生成初始种群，初始化当前种群为初始种群；步骤2，根据当前种群生成验证程序，由指令集模拟器和待验证设计执行验证程序，比较两个执行结果确定待验证设计是否正确，同时获得覆盖率报告；步骤3，根据覆盖率报告计算当代种群中个体的适应度，根据适应度判断当前种群是否满足优化准则，如果满足，结束验证，否则，执行步骤4；步骤4，根据适应度选择当前种群中的优秀个体作为父个体，选择父个体的交叉对象，进行交叉操作以生成新个体，新个体组成下一代种群，更新当前种群为下一代种群，执行步骤2。本发明能够自动优化验证程序。
-
公开(公告)号：CN101515310B
公开(公告)日：2010-10-06
申请号：CN200910077761.6
申请日：2009-02-16
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及微处理器浮点单元的随机验证方法和系统，方法包括：步骤1，配置指令模板中约束规则；步骤2，按约束规则对浮点池进行初始化，并初始化内存中浮点池映像；步骤3，生成浮点操作指令，从浮点池中选择操作数；步骤4，模拟浮点操作指令的执行过程；步骤5，判断浮点操作指令是否合法，如果是，则执行步骤6，否则，取消浮点操作指令；步骤6，待验证微处理器从浮点池映像中取得被选择的操作数对应的映像，待验证微处理器浮点单元执行浮点操作命令；比较执行结果和模拟结果，如果两者不匹配，则待验证微处理器浮点单元存在缺陷。本发明能够在指令级随机验证中控制指令序列中参与运算的寄存器中的数值，提高验证效率。
-
-
-
-
-
-
-
-
-
Search Results
81
records
(took 0.037 seconds)
