-
公开(公告)号：CN111880634A
公开(公告)日：2020-11-03
申请号：CN202010602603.4
申请日：2020-06-29
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明提供一种SRIO交换芯片的复位结构及其复位状态监控方法。该复位结构包括：全局复位模块，所述全局复位模块的输入端连接复位源，其输出端连接交换芯片的复位对象；所述复位源包括外部引脚输入源、端口逻辑的复位请求处理源和全局寄存器配置源；所述复位对象包括：包含核心PLL和分频器的时钟模块，包含SerDes PLL、SerDes数据逻辑和SerDes寄存器的SerDes模块，包含端口逻辑和端口寄存器的端口模块，包含交换逻辑和交换寄存器的核心交换模块，I2C模块，JTAG模块和全局寄存器模块。本发明可以处理多种类型的复位源，每种复位源可以对交换芯片的不同范围进行复位，并且当多个复位源同时有效时，还可以按照复位优先级依次进行复位操作，以保证复位的可靠性。
-
公开(公告)号：CN111143122A
公开(公告)日：2020-05-12
申请号：CN201911180775.0
申请日：2019-11-27
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: G06F11/14 , H04L12/933
Abstract: 本发明提供一种可靠的交换芯片复位结构及其复位方法。该交换芯片复位结构包括：全局复位控制单元、Sdbank复位控制单元和IP模块复位控制单元；全局复位控制单元的输入端连接复位源，其输出端连接Sdbank复位控制单元的输入端和IP模块复位控制单元的输入端；Sdbank复位控制单元的输出端连接IP模块复位控制单元的输入端；全局复位控制单元用于生成整个交换芯片所需的复位信号；Sdbank复位控制单元用于生成BANK内部所需的复位信号；IP模块复位控制单元用于生成各个IP模块所需的复位信号。本发明提供的交换芯片复位结构，按照3级复位结构对交换芯片进行全芯片复位设计，简化了整个交换芯片的复位结构，更有利于芯片的自动化集成。
-
公开(公告)号：CN110535788A
公开(公告)日：2019-12-03
申请号：CN201910628079.5
申请日：2019-07-12
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L12/931
Abstract: 本发明提供了一种多协议控制器和多协议交换芯片，涉及数据传输技术领域，该多协议控制器包括嵌入式现场可编程门阵列模块；该嵌入式现场可编程门阵列模块用于加载待支持协议的部分或全部控制逻辑。本发明实施例提供的多协议控制器和多协议交换芯片，应用嵌入式现场可编程门阵列(EFPGA)实现可编程的硬件控制电路，使得整体控制器可以通过外部加载的方式支持多种不同协议，提高了应用的灵活性；通过专用集成电路(ASIC)实现多协议之间的可复用逻辑，有效节省了电路占用面积，降低了功耗。
-
公开(公告)号：CN110300019A
公开(公告)日：2019-10-01
申请号：CN201910473724.0
申请日：2019-06-01
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明提供了一种面向多协议交换系统的事件管理子系统，包括：事件触发模块，为多协议交换系统的各个功能模块，根据异常检测主动触发事件，并向信息提取模块发送事件触发指示信息；信息提取模块，对上报的事件触发指示信息进行轮询仲裁，同时提取事件信息，以及进行上报决策；封包处理模块，对信息提取模块上报的事件信息进行事件编码、封包参数信息提取以及封包形成事件管理数据包；事件处理模块，完成事件管理数据包的接收、解析、多协议交换系统各个功能模块事件的清除，以及针对事件做出响应。本发明在多协议交换系统中引入硬件实现的事件管理设计，并通过业务端口将事件信息进行上报，此外通过多协议封包来增加事件管理的灵活性。
-
公开(公告)号：CN110289850A
公开(公告)日：2019-09-27
申请号：CN201910397206.5
申请日：2019-05-14
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明提供了基于恢复时钟与本地时钟的数据监测电路、系统和方法，包括：恢复时钟分频器用于输入恢复时钟信号，将恢复时钟信号进行计数分频，得到周期信号；本地时钟采样器对周期信号的高电平进行采样计数，得到计数结果；频率监测电路将计数结果与分频系数进行比较，如果计数结果与分频系数不匹配，则确定电路存在频差；频差状态检测电路在电路存在频差的情况下，统计错误状态的次数，将错误状态的次数与第一频偏阈值进行比较，如果错误状态的次数大于第一频偏阈值，则输出指示信号；CDR状态输出电路根据指示信号触发CDR电路复位，并输出复位触发信号，可以在CDR失锁后，实现鉴相器的快速恢复，使鉴相器重新根据新的数据进行追踪。
-
Patent Agency Ranking
公开(公告)号：CN109117518A
公开(公告)日：2019-01-01
申请号：CN201810807007.2
申请日：2018-07-21
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06F17/50
Abstract: 本发明属于IC设计验证技术领域，特别是涉及一种寄存器读写访问验证系统及方法，通过寄存器模型构建模块构建DUT内部寄存器对应的寄存器模型；通过位域属性解析模块获取寄存器的各位域的读写属性，以及不同读写属性的位域的mask值；通过测试向量构建模块构建寄存器的测试向量和读写访问方式；通过UVM通用验证组件将测试向量驱动至DUT的寄存器配置总线的接口，并获取寄存器的读写值发送至自动读写对比模块；通过自动读写对比模块验证寄存器的读写值是否正确。该方式可以实现不同位域读写属性的寄存器快速读写访问验证，极大地降低了验证人员迭代回归的工作量，提高了验证的完备性和验证收敛的效率，并具有良好的可重用性和可扩展性。
-
公开(公告)号：CN108881022A
公开(公告)日：2018-11-23
申请号：CN201810537863.0
申请日：2018-05-30
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: H04L12/741 , H04L12/747 , H04L12/863 , H04L12/935 , H04L29/06
CPC classification number: H04L45/74 , H04L45/742 , H04L45/745 , H04L47/50 , H04L49/3009 , H04L63/145
Abstract: 本发明涉及一种数据报加扰查表转发的网络节点装置和方法。所述装置包括解析器、报文缓存、查表逻辑、表项缓存及修改器，还包括：加扰器A、加扰器B、解扰器A、解扰器B、扰码缓存。还包括一种数据报加扰查表转发的方法。本发明以目前广泛部署的网络转发节点通用结构为基础，将加扰器、解扰器设置为直通模式后，即变为传统转发节点，具有很好的适应性和兼容性；无需获知内置木马及特征码具体信息，可抵御未知的特征码木马攻击；扰码可动态更新，安全性好；对业务数据和表项数据的加、解扰完全由节点内部逻辑完成，与该节点连接的业务端及配置端无需获知扰码内容，进一步提高了安全性。
-
公开(公告)号：CN108647289A
公开(公告)日：2018-10-12
申请号：CN201810422766.7
申请日：2018-05-05
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06F17/30
Abstract: 本发明涉及基于布谷哈希和布隆过滤器的Hash建表方法。本发明将存储空间划分为m个组，每组包含一个存储表和n个过滤表，每个过滤表对应一个Hash函数，共有m*n个不同的Hash函数；另外选取m*n个不同的Hash函数备用；定义一个max_insert值，如果对某次输入数据的操作次数超过所述max_insert值，则表示填表失败。本发明提供的建表方法，有效地提高了空间利用率，利于在有限的硬件存储空间上进行设计开发。且不限制m的取值，m可以取任意设计者认为合适的值，相对于很多传统Hash建表方法来说，具有更高的灵活性。同时，本发明消除了对Hash函数选取的限制，更加易用。
-
公开(公告)号：CN118612127A
公开(公告)日：2024-09-06
申请号：CN202410797860.6
申请日：2024-06-20
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L43/18 , H04L43/50 , H04L43/0805
Abstract: 本发明公开一种基于软件定义互连芯片协议转换功能的FPGA原型验证方法和系统，包括以下步骤：步骤一：将原型验证平台划分为多个原型验证子平台；步骤二：对划分好的原型验证子平台进行工程构建；步骤三：将原协议报文通过协议转换为目标协议报文，判断是否存在协议转换异常情况，若否则协议转换功能测试通过，若是则执行步骤四；步骤四：根据协议转换异常情况进行协议转换异常场景定位，找出协议转换异常发生的位置；步骤五：根据协议转换异常发生的位置，进行软件仿真问题复现，复现成功后修改RTL代码并上传至原型验证平台。本发明将复杂的验证方法简化，缩短了开发周期，减小芯片流片的风险。
-
公开(公告)号：CN118138655A
公开(公告)日：2024-06-04
申请号：CN202410109249.X
申请日：2024-01-26
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明公开一种基于RapidIO预处理操作的协议转换装置与方法，包括设置于协议接口模块和协议转换模块之间的RapidIO预处理部件；所述RapidIO预处理部件包括包过滤模块、RapidIO包协议解析模块、共享缓存队列管理模块、响应包缓存模块和出口调度模块。本发明通过增加RapidIO预处理部件，将一组协议转换会话中的多个RapidIO短包通过拼包拼成一个新的类RapidIO包，每个类RapidIO包的净荷负载长度payload与目标协议的最大负载长度相当，基于此再进行协议转换，使得目标协议终端每次协议解析时能够得到较多的净荷负载，从而提升了协议转换效率。
-
-
-
-
-
-
-
-
-
Search Results
135
records
(took 0.042 seconds)
