-
公开(公告)号：CN111131169B
公开(公告)日：2022-05-06
申请号：CN201911208371.8
申请日：2019-11-30
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L9/40
Abstract: 本发明属于交换网络安全技术领域，公开一种面向交换网络的动态ID隐藏方法，包括：步骤1：设置交换设备端口的内外网属性，建立端口内外网属性表；步骤2：构建隐藏ID池；步骤3：设置内外网ID隐藏表；步骤4：动态调整ID映射算法。本发明针对特定ID的普通类型攻击，攻击者无法通过扫描用户的ID达到攻击用户的目的，比如DDos攻击等；针对特定ID的APT攻击，本发明可以动态的变换内外网ID映射关系，理论上，只要动态ID变换周期小于攻击者破解周期，就可以避免该类攻击；该方法采用软件构建隐藏ID池，硬件实现隐藏表，并通过随机动态调度隐藏ID池的方式实现了动态ID变换，可以防御针对用户ID的攻击手段。
-
公开(公告)号：CN110176988B
公开(公告)日：2022-04-08
申请号：CN201910338053.7
申请日：2019-04-25
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L9/08
Abstract: 本发明涉及加密防护技术领域以及采用冗余设计、需要冗余执行体比较结果的系统架构技术领域，尤其涉及一种保证冗余执行体加密行为一致的装置，包括多个同步运行的同构或异构冗余执行体、调度器和随机数发生器；冗余执行体，用于执行应用程序，并将运算结果输出至调度器；调度器，用于冗余执行体的各项管理和输入输出代理；随机数发生器，用于采集系统中的随机数影响因子，计算出随机数序列，并将随机数序列输出到调度器。本发明还涉及一种保证冗余执行体加密行为一致的方法。本发明可以保证冗余执行体上的加密行为一致，输出结果可比较判决。
-
公开(公告)号：CN112162866A
公开(公告)日：2021-01-01
申请号：CN202010897173.3
申请日：2020-08-31
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明公开基于相对时间的异构执行体程序同步方法及装置，该方法包括：异构执行体向调度器发送同步申请消息；调度器接收同步申请消息，返回同步响应消息；若异构执行体在等待时间内未收到调度器发送的同步响应消息，则再次以相同的同步申请次数SNs发送同步申请消息给调度器，以定时器事件最小到时时间为IO复用检测函数的等待时间；异构执行体若在等待时间内收到调度器发送的同步响应消息，则先判断SNr与SNs是否相等，若SNr＝SNs，则根据RTr进行计算，将定时器事件的超时事件加入Qready中，同时判断RDr与ENr是否相等，若相等则将读事件加入Qready中，程序处理Qready；若SNr≠SNs，则将同步响应消息丢弃。本发明可有效解决定时器事件、read事件执行顺序不一致导致的状态机失步的问题。
-
公开(公告)号：CN110162983B
公开(公告)日：2020-12-15
申请号：CN201910338051.8
申请日：2019-04-25
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明涉及加密防护技术领域以及采用冗余设计、需要冗余执行体比较结果的系统架构技术领域，尤其涉及一种在同步冗余系统中获取一致加解密结果的装置，包括若干个同步运行的同构或异构冗余执行体、调度器和加密运算器；冗余执行体，用于执行应用程序，并将运算结果输出至调度器；调度器，用于冗余执行体的各项管理和输入输出代理；加密运算器，用于对输入数据流进行加解密运算，并向调度器返回数据加解密结果。本发明还涉及一种在同步冗余系统中获取一致加解密结果的方法。本发明实现了冗余执行体上的一致加密行为，使加密中间结果一致，从而最终输出结果可比较判决。
-
公开(公告)号：CN109508231B
公开(公告)日：2020-09-18
申请号：CN201811370030.6
申请日：2018-11-17
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明属于网络硬件架构技术领域，特别涉及一种异构多模处理器的等价体间的同步方法及装置，该方法包含：应用于异构多模处理器架构中，该异构多模处理器架构包含调度器和多个异构处理器，调度器依据用户需求及异构处理器运行状态维护处理器可用列表和比较列表，完成面向业务数据和同步数据的异构处理器的调度，包含如下内容：调度器监测异构多模处理器的软件运行状态，获取处理器状态运行数据；针对状态运行数据，调度器通过半数判决，依据判决结果调度比较列表和可用列表中的异构处理器，异构处理器依据调度器判决结果执行响应处理。本发明提高多个异构处理器间处理消息及发送调度器消息的同步性，和调度器对多个异构处理器的消息判断的正确性。
-
Patent Agency Ranking
公开(公告)号：CN110011965A
公开(公告)日：2019-07-12
申请号：CN201910148526.7
申请日：2019-02-28
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L29/06
Abstract: 本发明涉及网络安全技术领域，公开一种基于可信度的执行体完全非一致输出裁决方法，包括：初始化拟态防御设备的执行体池中异构功能等价执行体集合{i|i∈(1,n)}的历史事件记录队列Di＝{dij|i∈(1,n),j∈(1,l)}；根据执行体完成服务响应情况及执行体输出结果对历史事件记录dij进行赋值；根据dij计算各执行体的相对可信度Xi和绝对可信度Yi；通过各执行体的Xi、Yi得出各执行体的最终可信度Zi；将完全非一致输出情况下最终可信度最高的执行体作为最终输出。本发明还公开一种基于可信度的执行体完全非一致输出裁决装置。本发明增强了最终输出结果的可靠性与鲁棒性，可有效解决执行体完全非一致输出情况下无法通过大数或一致性裁决产生最终输出的问题。
-
公开(公告)号：CN109408027A
公开(公告)日：2019-03-01
申请号：CN201811159918.5
申请日：2018-09-30
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明提供一种基于FPGA硬件设备快速计算指数函数的方法及装置。该方法包括：步骤1、初始化双曲线坐标系下CORDIC算法中迭代运算的x值和校模因子k值；并根据输入的待计算指数函数确定迭代运算的z值；步骤2、初始化查找表；步骤3、将z的绝对值与查找表中的所有比较值进行并行比较，得到掩码，根据所述掩码得到检索值i；步骤4、在查找表中获取与所述检索值i对应的反双曲正切值；根据x、z和k值，以及对应的反双曲正切值进行迭代运算，更新x、z和k值；步骤5、若|z|>0.001，重复执行步骤3至步骤4；若|z|≤0.001，执行步骤6；步骤6、根据更新后的x、z和k值计算得到ez的值。本发明减少了迭代次数及资源消耗，满足入侵检测系统实时性的要求。
-
公开(公告)号：CN108900654A
公开(公告)日：2018-11-27
申请号：CN201810880953.X
申请日：2018-08-04
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明提供一种基于拟态域名服务器的DNS动态调度方法，包括：步骤1.1、初始化Ccur；步骤1.2、从Ch中选择k个物理服务器组成候选集合Hk，从Hk中选择在 的执行体子池中选择执行体c加入Ccur；步骤1.3、若Hk中已没有候选物理服务器，执行步骤1.5；反之执行步骤1.4；步骤1.4、从Hk中选择 根据预设安全增益算法，在 的执行体子池中确定使系统安全增益最大的执行体c’，加入Ccur，执行步骤1.6；步骤1.5、遍历当前执行体所在执行体子池中的其余所有执行体，根据预设安全增益算法，在所述其余所有执行体中确定使系统安全增益最大的执行体c’，加入Ccur；步骤1.6、重复执行步骤1.3，直至Ccur的执行体个数达到m。本发明基于安全增益选择在线执行体，从而能够最大化系统安全增益。
-
公开(公告)号：CN110430042B
公开(公告)日：2022-11-22
申请号：CN201910573828.9
申请日：2019-06-28
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明涉及异构冗余系统以及加密技术秘钥存储领域，特别涉及一种在异构冗余系统中存储秘钥的装置及方法，该装置包括：秘钥切分模块，用于将一定长度的秘钥切分为m份等长的秘钥块，并为每份秘钥块打上数据标签1,2，…，m；秘钥分配模块，用于按照既定策略，将(k‑1)*m份秘钥块分配给k个秘钥存储单元；秘钥存储模块，用于妥善保存分配给每个秘钥存储单元的n个秘钥块，各个秘钥存储单元分布在不同的异构执行体中；以及秘钥组合模块，用于从秘钥存储单元获取秘钥块，并根据数据标签，将其组合成完整的秘钥。由于将秘钥分段，并存储到不同的秘钥存储单元中，可以在系统出现单点攻破的情况下，不至于丢失全部秘钥，避免给系统通信造成威胁。
-
公开(公告)号：CN110865936B
公开(公告)日：2022-09-30
申请号：CN201911048480.8
申请日：2019-10-31
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明属于集成电路设计验证技术领域，公开一种面向集成电路安全功能的白盒插桩FPGA原型验证方法，包括步骤1：根据集成电路安全功能保护模块的逻辑结构选取FPGA原型验证系统的白盒插桩点；步骤2：设计白盒插桩结构；步骤3：将设计的插桩结构插入FPGA原型验证系统的白盒插桩点，在所述白盒插桩点，对插桩结构进行宏定义；步骤4：搭建测试平台；步骤5：生成测试激励；步骤6：将测试激励注入搭建的测试平台上，进行测试验证。本发明可以使得插桩代码在FPGA原型上运行，但不影响RTL的功能，可以直观反映集成电路安全性，即针对插桩硬件木马、漏洞或后门的防御效果。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.058 seconds)
