-
公开(公告)号:CN1589461A
公开(公告)日:2005-03-02
申请号:CN02822900.2
申请日:2002-10-11
Applicant: 三菱电机株式会社
Inventor: 飞田洋一
CPC classification number: G09G3/3688 , G02F1/136213 , G09G3/006 , G09G3/3648 , G09G2300/0842 , G09G2310/0248
Abstract: 本发明提供一种显示装置。设置分别与像素元件(PX)的列对应地配置的数据线(DLi,DLj)的放大电路(AMPi和AMPj)。在放大电路中,差动放大电路(32)的同相输入连接对应的数据线,反相输入节点(N2)连接电容元件(34)。在把显示像素元件的像素数据读出到数据线中之前,将差动放大电路的同相输入预充电到规定电压电平,并且使其输出节点与反相输入节点(N2)连接。使差动放大电路作为电压跟随器工作,在电容元件中存储包含对应差动放大电路的偏移的信息的比较基准电压。之后,通过将显示像素元件的数据读出到数据线中并经放大电路放大,可以消除差动放大电路的偏移,正确地放大像素数据。
-
公开(公告)号:CN1573852A
公开(公告)日:2005-02-02
申请号:CN200410048563.4
申请日:2004-06-08
Applicant: 三菱电机株式会社
Inventor: 飞田洋一
CPC classification number: G09G3/3648 , G09G3/20 , G09G3/325 , G09G3/3614 , G09G3/3655 , G09G3/3677 , G09G3/3688 , G09G2300/043 , G09G2310/0267 , G09G2310/0275 , G09G2310/0289 , G09G2310/08 , G09G2320/0223
Abstract: 在本发明的图象显示装置中,在与显示板(1)的像素行对应配置的栅极线(GL0-GLn)中通过非激活转移检测电路(2)检测选择栅极线从选择状态向非选择状态的转移。根据非激活转移检测信号(DIS)起动与下一循环中的数据写入相关的电路(3)的动作。从而在有源矩阵型显示装置中,在选择栅极线的非选择状态移动时增大对下一循环的数据写入的写入容限。
-
公开(公告)号:CN1568569A
公开(公告)日:2005-01-19
申请号:CN02820260.0
申请日:2002-09-11
Applicant: 三菱电机株式会社
Inventor: 飞田洋一
IPC: H02M3/07
CPC classification number: H02M3/073 , G01R19/16519 , H02M3/07
Abstract: 本发明提供稳定生成所需的内部电压的内部电压发生电路和电压检测电路。电压检测电路包含:在栅极接受基准电压的绝缘栅型场效应晶体管;与该绝缘栅型场效应晶体管串联在内部节点之间的压降元件群。对绝缘栅型场效应晶体管的阈值电压和下降电压作为电压成分包含的电源电压进行电阻分割,生成基准电压。如果基准电压和内部电压的差变为给定值以上,电流就流向该压降元件群和绝缘栅型场效应晶体管,检测节点的电压下降,检测到内部电压的下降。基准电压把该晶体管的阈值电压和压降元件群的下降电压作为构成要素而包含,抵消这些参数的偏移,对电阻分割设定所需电压。
-
公开(公告)号:CN1517967A
公开(公告)日:2004-08-04
申请号:CN03127207.X
申请日:2003-09-29
Applicant: 三菱电机株式会社
Inventor: 飞田洋一
CPC classification number: G09G3/3659 , G09G2300/0809 , G09G2300/0814 , G09G2320/0214
Abstract: 像素(10)具有串联在数据线(DL)与像素电极节点(Np)之间的第一~第三N型TFT元件(16、18、19)。第一与第二TFT元件(16、18)的栅极与第一栅线(GL)连接,而第三TFT元件(19)的栅极与第二栅线(GL#)连接。选择状态的第一、第二栅线(GL、GL#)分别设定为可使第一~第三TFT元件(16、18、19)充分导通的高电压。非选择状态的第一栅线(GL)设定为可使第一、第二TFT元件(16、18)充分截止的低电压,非选择状态的第二栅线(GL#)设定为传送到数据线(DL)上的最高电压与最低电压之间的中间电压。
-
公开(公告)号:CN1501344A
公开(公告)日:2004-06-02
申请号:CN03107637.8
申请日:2003-03-20
Applicant: 三菱电机株式会社
Inventor: 飞田洋一
Abstract: 提供一种设有耐噪音性高、且电路面积小的解码电路的可进行灰度显示的图像显示装置。在按照显示信号位(D0~D5)选择多个等级的灰度级电压而进行灰度显示的显示装置的解码电路(70)中,各灰度级电压的传送路线都通过并联由五个N型晶体管(T0a~T5a)形成的串联路线和由五个P型晶体管(T0b~T5b)形成的串联路线而构成。在N型晶体管(T0a~T5a)的栅极上输入显示信号位(D0~D5)或者它们的反相位。在P型晶体管(T0b~T5b)的栅极上以分别与N型晶体管(T0a~T5a)相反的极性输入显示信号位(D0~D5)或者它们的反相位。
-
公开(公告)号:CN1126010C
公开(公告)日:2003-10-29
申请号:CN96103153.0
申请日:1996-03-21
Applicant: 三菱电机株式会社
Inventor: 飞田洋一
IPC: G05F3/24
CPC classification number: G05F1/465
Abstract: 一个内部电源电路,包括一个第一输出金属氧化物半导体晶体管(Q1),用于传送第一基准电压(Vref),一个内部基准电压发生电路(10),用于从(Q1)的输出电压产生一个第二基准电压,以及输出金属氧化物半导体晶体管(Q2),它根据第二内部基准电压工作在源极跟随器方式。内部基准电压发生电路(10)具有消除输出金属氧化物半导体晶体管(Q2)和第一金属氧化物半导体晶体管(Q1)的阈电压对输出结点(4)上的内部电压VINT的影响。
-
公开(公告)号:CN1112733C
公开(公告)日:2003-06-25
申请号:CN96113004.0
申请日:1996-09-02
Applicant: 三菱电机株式会社
Inventor: 飞田洋一
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/108 , H01L27/0629 , H01L27/105 , Y10S257/905 , Y10S257/908
Abstract: 相似于DRAM存储单元,N型杂质区(2d-2i)制作在N阱(10)的表面处。对应于储存节点的导电层(6c-6d)以及对应于单元板的导电层9a和9b为杂质区(2d-2i)中的预定的杂质区而制作。导电层(9a和9b)彼此直流电隔离,且分别连接于电极节点VA和VB。由预定数目的通过N阱并联连接的存储单元电容器构成的电容器组被串联连接。其结果是,可实现利用存储单元电容器特性的具有优良面积利用率的电容器。
-
公开(公告)号:CN1388503A
公开(公告)日:2003-01-01
申请号:CN02118878.5
申请日:2002-04-30
Applicant: 三菱电机株式会社
CPC classification number: G09G3/006 , G09G3/20 , G09G3/3208 , G09G3/3233 , G09G3/3618 , G09G3/3648 , G09G3/3677 , G09G3/3688 , G09G2300/0842 , G09G2310/0213 , G09G2310/0248 , G09G2310/08 , G09G2330/022
Abstract: 提供一种显示装置。对与在显示像素阵列(1)内配置的像素(PX)的列对应地配置的数据线(DL,DR)配置互补信号线(CL,CR)。在刷新模式时,将此像素的数据读出到互补信号线CL及CR,由读出放大器(SA)进行差分放大,并将此差分放大的数据写入到原来的像素。在内部进行刷新,无需重写在外部存储器上准备刷新用的数据,可降低数据保持的功率消耗。
-
公开(公告)号:CN1079981C
公开(公告)日:2002-02-27
申请号:CN96119754.4
申请日:1996-12-11
Applicant: 三菱电机株式会社
Inventor: 飞田洋一
IPC: G11C11/40
CPC classification number: G05F1/465 , G05F3/247 , G11C5/145 , G11C5/146 , H03H11/245 , H03K17/063
Abstract: 一个电势生成电路,包括至少一对MOS晶体管,每个晶体管都是连成二极管的且串联连接于一个输出节点与一给定电势节点间,以便按同一正方向排列,此两晶体管的各自的背栅极与栅极相连。一个电容连接在所说一对MOS晶体管的连接节点与一输入接点间,交流信号由此输入节点输入。
-
公开(公告)号:CN1158500A
公开(公告)日:1997-09-03
申请号:CN96119754.4
申请日:1996-12-11
Applicant: 三菱电机株式会社
Inventor: 飞田洋一
IPC: H01L27/04
CPC classification number: G05F1/465 , G05F3/247 , G11C5/145 , G11C5/146 , H03H11/245 , H03K17/063
Abstract: 一个电势生成电路,包括至少一对MOS晶体管,每个晶体管都是连成二极管的且串联连接于一个输出节点与一给定电势节点间,以便按同一正方向排列,此两晶体管的各自的背栅极与栅极相连。一个电容连接在所说一对MOS晶体管的连接节点与一输入接点间,交流信号由此输入节点输入。
-
-
-
-
-
-
-
-
-