-
公开(公告)号：CN101288085A
公开(公告)日：2008-10-15
申请号：CN200680026302.X
申请日：2006-07-19
Applicant: 因特莱弗莱克斯公司
Inventor： 威廉·亨利·巴雷斯 , 丹尼尔·诺厄·佩利 , 洛朗·马里·施利希特
CPC classification number: G06K19/0705 , G06F1/12 , G06F1/3209 , G06F1/3287 , G06K7/0008 , G06K19/0707 , G06K19/0712 , G06K19/0723 , G06Q10/08 , H04W52/0238 , H04W52/028 , Y02D10/171 , Y02D70/166
Abstract: 本发明公开了一种激活一个或多个设备的系统和方法。根据一个实施例，设备接听一个激活码，该激活码具有一长度字段和一掩码字段，该掩码字段包括一掩码值，该长度字段将所述掩码字段的长度指定为该掩码值的最后的一位。在接收激活码之后，该长度字段与一存储的长度值比较，以确定该长度字段是否符合一个预定的标准，如果长度字段符合该预定的标准，则加载激活值的地址(如果该地址字段存在的话)，并且掩码字段的适当位(掩码值)与一存储的激活值比较。若掩码值与存储的激活值匹配，则生成一激活信号。该激活信号可用于激活附加的电路系统，包括整个设备。
-
公开(公告)号：CN101178612A
公开(公告)日：2008-05-14
申请号：CN200710153665.6
申请日：2007-09-04
Applicant: 英特尔公司
Abstract: 本发明是扩展同步时钟，公开了产生时钟信号的方法和电路。本发明一方面提供了一种芯片，包括：第一PLL，基于参考时钟信号产生第一时钟信号；第二PLL，基于所述参考时钟信号产生第二时钟信号，所述第二时钟信号将与所述第一时钟信号同步。本发明另一方面提供了一种包括根据参考时钟信号产生的存储控制器主时钟以及IO接口的存储控制器。本发明再一方面提供了一种包括微处理器、天线以及无线接口的系统。
-
公开(公告)号：CN1973251A
公开(公告)日：2007-05-30
申请号：CN200580020978.3
申请日：2005-06-24
Applicant: 泰拉丁公司
Inventor： 中村敦
CPC classification number: G06F1/12 , G01R31/31709 , G01R31/31725 , G01R31/31922 , G01R31/31937 , H03L7/00 , H04L7/00 , H04L7/0045
Abstract: 同步电路，使低频数字电路系统和高频数字电路系统同步。该同步电路根据高频数字时钟信号产生一系列有序时钟信号。该时钟具有确定时间关系，其中至少一个时钟信号的周期比与同步信号相关的时间不确定性长。将该同步信号送到锁存器链，具有连续高频的降频时钟信号之一分别时钟控制每个锁存器。这些锁存器使该同步信号与时钟分频器产生的时钟信号匹配，最终使该同步信号与高频时钟信号匹配。结合在制造半导体器件的过程中使用的自动测试设备说明该同步电路。
-
-
公开(公告)号：CN1639651A
公开(公告)日：2005-07-13
申请号：CN03804613.X
申请日：2003-02-25
Applicant: 通用电气公司
Inventor： 戴维·G·弗莱彻 , 托马斯·F·帕帕洛 , 约翰·J·多尔蒂 , 厄图格鲁尔·伯坎 , 伊曼德·安达拉维斯·安达拉维斯
IPC: G05B11/01
CPC classification number: H02H7/262 , G06F1/12 , G06F3/05 , H01H83/20 , H01H2300/03 , H02H1/0061 , H02H3/006 , H02H3/05 , H02H7/261 , H02H7/263 , H02H7/30 , H02J3/00 , H02J3/005 , H02J3/12 , H02J13/001 , H02J13/002 , H02J13/0024 , H02J13/0055 , H02J13/0062 , H02J13/0072 , H02J13/0079 , H02J13/0086 , H02J2003/001 , H02J2003/007 , H02J2003/146 , H04J3/0658 , H04J3/0661 , H04L1/0002 , H04L1/0018 , H04L41/0253 , H04L43/00 , H04L43/06 , H04L43/0817 , H04L47/10 , Y02B70/3241 , Y02B90/224 , Y02B90/2615 , Y02B90/2623 , Y02B90/2638 , Y02B90/2646 , Y02D50/10 , Y02P80/11 , Y04S10/40 , Y04S20/14 , Y04S20/224 , Y04S20/227 , Y04S40/121 , Y04S40/122 , Y04S40/124 , Y04S40/125 , Y04S40/168 , Y10T307/25 , Y10T307/461 , Y10T307/469 , Y10T307/549 , Y10T307/937 , Y10T307/957
Abstract: 提供一种用于配电系统的数据采样和传输模块(图2)。该模块具有微处理器(42)和网络接口(46)。该微处理器(42)采样表示配电系统中电力状态的第一信号(52)。该网络接口(46)将微处理器(42)置成与数据网络(44)进行通信。微处理器(42)部分基于在数据网络(44)上传输的同步信号来采样第一信号(52)。
-
Patent Agency Ranking
公开(公告)号：CN1639650A
公开(公告)日：2005-07-13
申请号：CN03804602.4
申请日：2003-02-25
Applicant: 通用电气公司
Inventor： 托马斯·F·帕帕洛 , 因德拉·帕卡亚斯撒 , 伊曼德·安达拉维斯·安达拉维斯 , 厄图格鲁尔·伯坎 , 斯科特·查尔斯·埃文斯 , 拉赫尔·戈尔 , 江明晓 , 肖巴哈纳·马尼 , 丹尼尔·劳伦斯·莫里尔 , 尤金·约瑟夫·小奥洛斯基 , 马克·罗伯特·皮尔曼 , 威廉姆·詹姆斯·普雷莫兰尼 , 拉马克里斯纳·拉奥 , 萨曼莎·拉奥 , 奥斯塔斯·雷蒙德·小施诺尔 , 查尔斯·斯科特·西林 , 丹尼尔·怀特·塞克斯顿 , 索马谢克哈·巴萨瓦拉 , 特里·迈克尔·托普卡
IPC: G05B11/01
CPC classification number: H02H7/262 , G06F1/12 , G06F3/05 , H01H83/20 , H01H2300/03 , H02H1/0061 , H02H3/006 , H02H3/05 , H02H7/261 , H02H7/263 , H02H7/30 , H02J3/00 , H02J3/005 , H02J3/12 , H02J13/001 , H02J13/002 , H02J13/0024 , H02J13/0055 , H02J13/0062 , H02J13/0072 , H02J13/0079 , H02J13/0086 , H02J2003/001 , H02J2003/007 , H02J2003/146 , H04J3/0658 , H04J3/0661 , H04L1/0002 , H04L1/0018 , H04L41/0253 , H04L43/00 , H04L43/06 , H04L43/0817 , H04L47/10 , Y02B70/3241 , Y02B90/224 , Y02B90/2615 , Y02B90/2623 , Y02B90/2638 , Y02B90/2646 , Y02D50/10 , Y02P80/11 , Y04S10/40 , Y04S20/14 , Y04S20/224 , Y04S20/227 , Y04S40/121 , Y04S40/122 , Y04S40/124 , Y04S40/125 , Y04S40/168 , Y10T307/25 , Y10T307/461 , Y10T307/469 , Y10T307/549 , Y10T307/937 , Y10T307/957
Abstract: 提供一种用于配电系统的保护系统(图1)。该保护系统包括一台中央计算机(28)、多个数据模块(30)、及一个数据网络(32)。数据模块(30)每个与配电系统的不同断路器(14)通信。数据网络(32)在中央计算机(28)与多个数据模块(30)之间通信。中央计算机(28)在数据网络(32)上向多个数据模块(30)发送指令，以有助于同步地取样在多个数据模块(30)处的电力状态。
-
公开(公告)号：CN1065693C
公开(公告)日：2001-05-09
申请号：CN95107735.X
申请日：1995-06-30
Applicant: 西门子公司
IPC: H03L7/08
CPC classification number: H03L7/0807 , G01R23/005 , G06F1/12 , H03L7/07
Abstract: 一种时钟发生器的频率监控电路应该能够检测即使是很少的外部基准频率的频率偏移，如果向时钟发生器只输送一个唯一的外部基准频率的话。按照本发明，此项任务是用一个具有分立的压控振荡器(VCO)的频率监控电路解决的，此振荡器是用下述方式产生频率监控所必需的比较频率(RFint)的，即锁相环路控制器(MP)的控制信号的积分-分量作为控制信号传送给振荡器。
-
公开(公告)号：CN1247613A
公开(公告)日：2000-03-15
申请号：CN97181623.9
申请日：1997-12-09
Applicant: PACT信息技术有限公司
Inventor： 马丁·福尔巴赫
IPC: G06F15/78 , H03K19/177
CPC classification number: G06F1/12 , G06F1/3203 , G06F1/3237 , G06F7/57 , G06F9/3001 , G06F9/30101 , G06F9/30134 , G06F9/3885 , G06F9/3897 , G06F15/7867 , Y02D10/126 , Y02D10/128 , Y02D50/20
Abstract: 本发明涉及一种计算装置,它根据下述配置由一逻辑装入部件(PLU)控制,并可在运行时间过程中进行配置和重新配置:本发明提供一算术逻辑部件(EALU),它的功能和联网在寄存器中编程。寄存器内可在处理大量数据而不必对处理机(PAE)重新编程。为了控制算术逻辑部件(EALU),本发明提供一状态机(SM－UNIT);另外还分别为每一种运算数和结果提供寄存器(分别是O－REG和R－REQ),这些寄存器是按照部分充当移位寄存器设计的。结果寄存器数据经过一多路转换器(R10－MUX)反馈到EALU的一个输入端。一总线多路转换部件(BM－UNIT)有可能自总线系统读取数据和将结果输送到总线系统,同时。在有多个接收机的情况下,总线部件可以自动将数据传送给多个接收机,寄存器防止EALU中的数据处理系统访问总线,因此,每一个PAE可视为一个独立的装置,其中,PAE的配置和重新配置不影响数据发动机和接收机或各个独立的PAE。
-
公开(公告)号：CN109683658A
公开(公告)日：2019-04-26
申请号：CN201811648198.9
申请日：2018-12-30
Applicant: 广东大普通信技术有限公司
IPC: G06F1/12
CPC classification number: G06F1/12
Abstract: 本发明公开了一种时钟信号相位控制装置和方法。装置包括至少一组通过传输线路连接的驱动器和接收器；驱动器还包括第二接收电路、时延测量电路和相位调整电路；接收器还包括第二发送电路；第二发送电路将接收器收到的脉冲信号折返到传输线路上，并由第二接收电路接收；时延测量电路测量折返的脉冲信号与发出的脉冲信号的相位差，计算时延；相位调整电路根据时延对发出的脉冲信号进行相位补偿。本发明通过设置第二发送电路和第二接收电路使脉冲信号环回，用于测量传输线路的时延，并且在驱动器端进行相位补偿，实现不同接收器之间时钟相位同步的效果，可以克服不同电路板上信号传输的线路延迟，降低时钟同步对线路设计的依赖性。
-
公开(公告)号：CN107040326B
公开(公告)日：2019-03-22
申请号：CN201611224436.4
申请日：2016-11-22
Applicant: 英特尔公司
IPC: H04J3/06
CPC classification number: G06F13/4022 , G06F1/12 , G06F13/364 , G06F13/4282
Abstract: 用于实现跨百亿亿次级结构的时间同步的方法和装置。主时钟节点经由包括多个结构交换机和多个结构链路的结构耦合到多个从节点，其中每一个从节点经由遍历至少一个结构交换机的各自的时钟树路径连接至该主时钟节点。该结构交换机被配置为选择地沿着具有固定延迟的旁路掉该交换机的缓冲器和交换机电路的路径内部转发主时钟时间数据，这使得全部时钟树路径同样具有固定延迟。针对每一个从节点确定该时钟树路径的固定延迟。然后通过使用由每一个从节点接收的主时钟时间数据和确定的从主时钟节点到从节点的时钟树路径的固定延迟将从节点的本地时钟与主时钟进行同步。还提供了用于确定主时钟和本地时钟之间的时钟速率不匹配的技术。
-
-
-
-
-
-
-
-
-
Search Results
407
records
(took 0.289 seconds)
