-
公开(公告)号：CN115361096B
公开(公告)日：2022-12-20
申请号：CN202211276215.7
申请日：2022-10-19
Applicant: 无锡沐创集成电路设计有限公司
IPC: H04L1/00 , H04B5/00 , H04L43/18 , H04L67/145 , G06K19/077 , G06K7/10
Abstract: 本申请公开了一种RFID标签电路及基于RFID标签电路的数据传输方法，所述RFID标签电路包括：HandShake电路，用于基于应答握手机制和纠错编码机制进行RFID数据的传输；其中，HandShake电路包括：控制电路，用于对RFID数据进行协议解析，以及发送控制指令以控制RS码处理电路执行相应的编码和/或解码操作；发送组帧电路，用于将RFID数据发送给PCD的数据组帧；RS码处理电路，用于响应于控制指令对RFID数据执行RS编码和/或RS解码操作。引入泰勒展开，方便硬件实现与硬件电路复用；引入超时重新连接机制，保证通信的稳定性；采用RS纠错编码机制和应答握手机制保证通信数据的可靠性。
-
公开(公告)号：CN115361096A
公开(公告)日：2022-11-18
申请号：CN202211276215.7
申请日：2022-10-19
Applicant: 无锡沐创集成电路设计有限公司
IPC: H04L1/00 , H04B5/00 , H04L43/18 , H04L67/145 , G06K19/077 , G06K7/10
Abstract: 本申请公开了一种RFID标签电路及基于RFID标签电路的数据传输方法，所述RFID标签电路包括：HandShake电路，用于基于应答握手机制和纠错编码机制进行RFID数据的传输；其中，HandShake电路包括：控制电路，用于对RFID数据进行协议解析，以及发送控制指令以控制RS码处理电路执行相应的编码和/或解码操作；发送组帧电路，用于将RFID数据发送给PCD的数据组帧；RS码处理电路，用于响应于控制指令对RFID数据执行RS编码和/或RS解码操作。引入泰勒展开，方便硬件实现与硬件电路复用；引入超时重新连接机制，保证通信的稳定性；采用RS纠错编码机制和应答握手机制保证通信数据的可靠性。
-
公开(公告)号：CN115344237A
公开(公告)日：2022-11-15
申请号：CN202211279542.8
申请日：2022-10-19
Applicant: 无锡沐创集成电路设计有限公司
Abstract: 本申请公开了一种结合Karatsuba和蒙哥马利模乘的数据处理方法，涉及数据加密领域，该方法结合Karatsuba和蒙哥马利模乘以快速实现模乘运算，利用小位宽的乘法器即可快速完成乘法运算，Karatsuba可以加速大整数乘法的运算，降低大整数乘法的计算复杂度，而且本申请在设计乘法器位宽时，直接预留进位，使得乘法运算和加法运算可以同步推进，从而可以优化整个数据处理过程的时序，进一步缩短计算耗时，从而可以在占用较小面积的基础上还可以有较少的计算耗时，电路面积与计算时间都有较优的表现。
-
公开(公告)号：CN114020461B
公开(公告)日：2022-10-11
申请号：CN202111293016.2
申请日：2021-11-03
Applicant: 无锡沐创集成电路设计有限公司
IPC: G06F9/50
Abstract: 本申请涉及网络通信技术领域，具体涉及一种内存分配方法、系统、存储介质及电子设备，包括：实时检测内存中是否存在空闲的内存块，获取第i条流量队列当前还需要申请的内存总量；当前已经分配给第i条流量队列的内存总量；第i条流量队列的服务优先级；第i条流量队列的等待时间；确定分配优先级最高的流量队列；将空闲的内存块分配给分配优先级最高的流量队列。本申请的内存分配方法将多队列的带宽分配问题转化为一个内存存储空间分配问题，简便易行，分配效率高，同时考虑了兼容多种优先级的进行内存分配，尽可能的减少某个流量队列被完全中断的情况发生。
-
公开(公告)号：CN113709056B
公开(公告)日：2022-09-09
申请号：CN202110987291.8
申请日：2021-08-26
Applicant: 无锡沐创集成电路设计有限公司
Inventor： 朱敏
IPC: H04L12/807 , H04L12/835 , H04L12/823
Abstract: 本申请涉及计算机技术领域，具体涉及一种内存流量控制方法、装置、存储介质及电子设备，包括：从当前时刻起对每个虚拟通道按照预设时间窗口获取每个时间窗口的流量值；结合预设时间窗口确定每个时间窗口的实时流量值；计算每个虚拟通道在所有时间窗口总时间内的总流量值；计算所有虚拟通道在所有个时间窗口总时间内的总流量值；再结合预先确认的内存总量和每个虚拟通道的内存量对每个虚拟通道进行条件判定；将通过判定的虚拟通道内的报文丢弃，继续传输下一个报文。通过条件式判定是否丢弃虚拟通道内的报文，不仅避免了因流量拥塞造成的丢包，还能够及时空出虚拟通道，继续进行数据传输，避免了流量通道的无效占用，提高了数据传输效率。
-
Patent Agency Ranking
公开(公告)号：CN114969849A
公开(公告)日：2022-08-30
申请号：CN202210597796.8
申请日：2022-05-30
Applicant: 无锡沐创集成电路设计有限公司
Abstract: 本发明公开了一种信息安全芯片，涉及加密技术领域，该信息安全芯片中，处理器向包含预处理单元和加解密单元的控制器发送携带包含目标加解密算核IP、目标功能、目标工作模式和附加参数在内的加解密配置参数的加解密请求数据包，预处理单元按照加解密配置参数对应的数据结构读取原始数据流，并按照加解密配置参数对应的数据流处理方法进行预处理，加解密单元根据加解密配置参数使能内置的众多加解密算核IP中的目标加解密算核IP并结合密钥执行目标功能完成数据处理，该芯片利用加解密算法、工作模式和数据流处理的三者协同工作，在保有硬件加密芯片速度快、安全性高的优点的基础上，克服解密方式单一和开发难度大的缺陷。
-
公开(公告)号：CN113961171B
公开(公告)日：2022-08-19
申请号：CN202111226082.8
申请日：2021-10-21
Applicant: 无锡沐创集成电路设计有限公司
IPC: G06F7/58
Abstract: 本发明提供了一种随机信号生成装置和物理不可克隆函数生成系统。其中，包括：动态时钟发生器，用于为输入寄存器、信号生成单元和输出寄存器提供时钟信号；输入寄存器，用于将时钟信号发送至信号生成单元；信号生成单元，用于根据时钟信号的频率生成第一输出值和第二输出值，并将第一输出值和第二输出值发送至输出寄存器中；比较器，用于从输出寄存器中获取第一输出值和第二输出值，基于第一输出值、第二输出值和正确值生成随机信号。该方式具有简单稳定性高的优势；信号生成单元以工作在一个相对较低的工作频率，因此可以有效避免计数器失败的问题；可以有效提高PUF结构的复杂度和随机性,提高了PUF应对建模攻击的能力。
-
公开(公告)号：CN113507357B
公开(公告)日：2022-03-11
申请号：CN202110774994.2
申请日：2021-07-08
Applicant: 无锡沐创集成电路设计有限公司
Inventor： 朱敏
IPC: H04L9/06
Abstract: 本发明提供兼容SM4和AES算法S盒的实现方法和电路模块。其包括：设计获得两种算法共享的辅助S盒S辅助(x)=A1•x‑1+a1；将输入数据x分成两路：第一路数据x和第二路数据x，第一路数据x先进行线性变换TSM4(x)=A•x+a，随后将TSM4(x)进行辅助S盒运算SSM4(x)=S辅助(x)TSM4(x)，从而获得S盒SSM4(x)=A1(A•x+a)‑1+a1；第二路数据x直接进行辅助S盒运算SAES辅助(x)=A1•x‑1+a1，随后将SAES辅助(x)进行线性变换TAES(x)=Bx+b，从而获得S盒SAES(x)=B1 x‑1+b1，其中，B1=BA1，b1=Ba1。
-
公开(公告)号：CN114020461A
公开(公告)日：2022-02-08
申请号：CN202111293016.2
申请日：2021-11-03
Applicant: 无锡沐创集成电路设计有限公司
IPC: G06F9/50
Abstract: 本申请涉及网络通信技术领域，具体涉及一种内存分配方法、系统、存储介质及电子设备，包括：实时检测内存中是否存在空闲的内存块，获取第i条流量队列当前还需要申请的内存总量；当前已经分配给第i条流量队列的内存总量；第i条流量队列的服务优先级；第i条流量队列的等待时间；确定分配优先级最高的流量队列；将空闲的内存块分配给分配优先级最高的流量队列。本申请的内存分配方法将多队列的带宽分配问题转化为一个内存存储空间分配问题，简便易行，分配效率高，同时考虑了兼容多种优先级的进行内存分配，尽可能的减少某个流量队列被完全中断的情况发生。
-
公开(公告)号：CN113468102A
公开(公告)日：2021-10-01
申请号：CN202110831241.0
申请日：2021-07-22
Applicant: 无锡沐创集成电路设计有限公司
Inventor： 朱敏
Abstract: 本发明提供一种混合粒度的计算电路模块和计算系统，该混合粒度的计算电路模块包括：运算单元，用于负责执行相关指令；取指单元，用于负责取出指令以交由所述运算单元执行；解码单元，用于负责对指令进行解码以交由所述运算单元执行；载入/存储单元，用于负责载入、存储相关信息；其中，运算单元包括：通用运算单元，用于实现通用类型的指令；细粒度可重构运算单元，用于实现bit级别的可重构指令；粗粒度可重构运算单元，用于实现byte级别的可重构指令。本发明的混合粒度的计算电路模块实现了三种基本指令类型：通用指令、细粒度可重构指令以及粗粒度可重构指令，从而通过进一步的组合，最终可以提供七种类型的指令，极大的丰富了适用的场景。
-
-
-
-
-
-
-
-
-
Search Results
111
records
(took 0.038 seconds)
